数字逻辑EDA设计与实践 MAX+plus2y与Quartus2双剑合璧PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑EDA设计与实践 MAX+plus2y与Quartus2双剑合璧PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　EDA概述1

1.1　EDA技术及其发展1

1.1.1　EDA技术的发展历程1

1.1.2　EDA技术的主要内容2

1.1.3　EDA技术的发展趋势2

1.2　硬件描述语言3

1.2.1 ABEL-HDL3

1.2.2　Verilog HDL4

1.2.3　AHDL4

1.2.4　VHDL5

1.3　EDA技术的层次化设计方法与流程6

1.3.1　EDA技术的层次化设计方法6

1.3.2　基于EDA技术的数字逻辑系统设计流程7

1.4　EDA与传统硬件电路设计方法的比较10

1.4.1　传统的硬件电路设计方法10

1.4.2　EDA技术的特点11

1.5　EDA技术在《数字逻辑》课程中的应用12

1.6　EDA软件简介14

1.6.1 电子电路设计工具、仿真工具、PCB设计软件14

1.6.2　IC设计软件15

1.6.3　PLD设计工具16

1.6.4　其他软件18

1.7　互联网上的EDA资源19

1.8　习题19

2.1　可编程逻辑器件的发展历程及特点20

2.1.1　可编程逻辑器件的发展历程20

第2章　可编程逻辑基础20

2.1.2　可编程逻辑器件的特点22

2.2　可编程逻辑器件的分类23

2.2.1　按集成度分23

2.2.2　按编程特性分24

2.2.3　按结构分24

2.3　简单PLD原理25

2.3.1　PLD中阵列的表示方法25

2.3.2　PROM27

2.3.3　PLA器件27

2.3.4　PAL器件29

2.3.5　GAL器件29

2.4　CPLD30

2.4.2 Altera公司MAX系列CPLD简介31

2.4.1　CPLD的基本结构31

2.5　FPGA35

2.5.1 FPGA的基本结构35

2.5.2　Altera公司FPGA系列FLEX 10K器件的结构36

2.5.3　嵌入阵列块（Embedded Array Block,EAB）38

2.5.4　逻辑阵列块（Logic Array Block,LAB）39

2.5.5　逻辑单元（Logic Element,LE）39

2.5.6　快速通道互连42

2.5.7　输入输出单元（IOE）43

2.6 FPGA与CPLD之比较44

2.7　CPLD/FPGA的设计流程45

2.8　可编程逻辑器件的发展趋势48

2.8.1　下一代可编程逻辑器件硬件上的4大发展趋势48

2.8.2　下一代EDA开发软件的发展趋势51

2.9　Altera公司的CPLD/FPGA产品概述53

2.10　习题58

第3章 MAX+plus Ⅱ开发工具59

3.1　MAX+plus Ⅱ的主要特点59

3.2 MAX+pluS Ⅱ软件设计流程60

3.2.1　设计输入60

3.2.2　设计处理63

3.2.3　设计校验65

3.2.4　器件编程66

3.2.5　联机求助67

3.3　MAX+pluS Ⅱ在组合电路设计中的应用67

3.3.1　建立图形设计文件68

3.3.2　设计项目编译70

3.3.3　设计项目校验72

3.3.4　引脚锁定74

3.3.5　器件编程下载与硬件测试75

3.4　MAX+pluS Ⅱ在时序逻辑电路设计中的应用76

3.4.1　设计输入76

3.4.2　设计项目校验77

3.4.3　引脚锁定77

3.4.4　器件编程下载与硬件测试78

3.5　参数可设置Altera宏功能模块的应用78

3.5.1　基于LPM COUNTER的数控分频器设计79

3.5.2　基于LPM ROM的4位乘法器设计81

3.5.3　基于Altera兆功能块的4位流水线加法器的设计83

3.6　MAX+pluS Ⅱ设计实例89

3.7　习题106

3.8　实验108

实验3-1　原理图输入设计8位加法器108

实验3-2　4-16线译码器的EDA设计108

实验3-3　计数器的EDA设计109

实验3-4　原理图输入设计M＝100十进制加法计数器110

实验3-5　M序列脉冲发生器设计112

第4章　VHDL设计基础113

4.1　VHDL的基本组成113

4.1.1 实体113

4.1.2　构造体116

4.1.3　程序包119

4.1.4　库120

4.1.5 配置121

4.2　VHDL语言的基本要素124

4.2.1　VHDL语言的标识符（Identifiers）124

4.2.2　VHDL语言的客体（Object）125

4.2.3 VHDL语言的数据类型127

4.2.4　VHDL语言的运算操作符132

4.3　VHDL语言的基本语句135

4.3.1　顺序描述语句135

4.3.2　并行语句144

4.4　常见组合逻辑电路的VHDL设计154

4.4.1　基本门电路设计154

4.4.2　编码器、译码器、选择器156

4.4.3　加法器160

4.4.4　数值比较器162

4.4.5　算术逻辑运算器（ALU）163

4.5　常见时序逻辑电路的VHDL设计165

4.5.1　触发器166

4.5.2　锁存器和寄存器168

4.5.3　计数器171

4.6　基于VHDL的设计方法综合举例176

4.6.1　移位相加8位乘法器的VHDL设计176

4.6.2　序列计数器的设计182

4.6.3　简易数字钟的设计186

4.7　习题193

实验4-1　简单组合电路设计197

实验4-2　简单时序电路设计197

4.8　实验197

实验4-3　设计含计数使能、异步复位和计数值并行预置功能的4位加法计数器198

实验4-4　设计移位运算器199

实验4-5　循环冗余校验（CRC）模块设计202

第5章 Quartns Ⅱ开发系统206

5.1　Quartus Ⅱ简介206

5.1.1　Quartus Ⅱ的特点206

5.1.2　Quartus Ⅱ系统安装要求212

5.1.3　Quartus Ⅱ系统安装许可与技术支持212

5.1.4　Quartus Ⅱ设计流程213

5.2　QuartuS Ⅱ设计入门225

5.2.1　Quartus Ⅱ的启动225

5.2.2　设计输入229

5.2.4　仿真测试233

5.2.3　编译综合233

5.2.5　硬件测试236

5.3　Quartus Ⅱ设计技巧238

5.3.1　基于原理图输入的数字逻辑电路的Quartus Ⅱ设计238

5.3.2　基于VHDL文本输入的数字逻辑电路的Quartus Ⅱ设计254

5.3.3　基于LPM可定制宏功能模块的数字逻辑电路的Quartus Ⅱ设计267

5.3.4　基于混合输入方式的数字逻辑电路的Quartus Ⅱ设计276

5.4 从MAX+plus Ⅱ向Quartus Ⅱ转换281

5.4.1 MAX+pluS Ⅱ与QuartuS Ⅱ的功能比较281

5.4.2 转换MAX+pluS Ⅱ设计282

5.5　习题286

5.6　实验287

实验5-1　QuartuS Ⅱ原理图输入设计法287

实验5-2　Quartus Ⅱ的VHDL文本输入设计法288

实验5-3　8位流水加法器的EDA设计290

实验5-4　Quartus Ⅱ设计正弦信号发生器291

实验5-5 用EP1C6Q240C8器件设计一个4位十进制数字显示的频率计电路293

第6章　数字系统的EDA设计296

6.1　数字系统的EDA层次化设计方法297

6.1.1　设计的层次297

6.1.2 自顶向下方法的含义299

6.1.3 自底向上方法的含义300

6.2　简易数字钟的EDA设计301

6.2.1　设计要求301

6.2.2　功能描述301

6.2.3　数字钟的层次化设计方案301

6.2.4　数字钟的顶层设计和仿真307

6.3.1　设计要求308

6.3　数字式频率计的EDA设计308

6.3.2　原理描述309

6.3.3　频率计的层次化设计方案309

6.3.4　频率计电路的顶层设计和仿真317

6.4　乐曲硬件演奏电路EDA设计318

6.4.1　设计要求318

6.4.2　原理描述319

6.4.3　乐曲硬件演奏电路的层次化设计方案320

6.4.4　乐曲硬件演奏电路的顶层设计和仿真326

6.5　基于流水线技术的数字相关器EDA设计328

6.5.1　设计要求328

6.5.2　原理描述328

6.5.3　数字相关器电路的层次化设计方案329

6.5.4　编译设计和时序仿真331

6.5.5　性能分析331

6.6　红绿灯交通控制器EDA设计332

6.6.1　设计要求332

6.6.2　系统组成332

6.6.3　红绿灯交通控制器的层次化设计方案333

6.6.4　红绿灯交通控制器顶层电路的设计和仿真344

6.7　出租车自动计费器EDA设计347

6.7.1　设计要求347

6.7.2　原理描述347

6.7.3 出租车自动计费器的层次化设计方案347

6.7.4 出租车自动计费器顶层电路的设计和仿真354

6.8.2　原理描述355

6.8.1　设计要求355

6.8　步进电机定位控制器EDA设计355

6.8.3　步进电机定位控制器的层次化设计方案356

6.9　多功能算术逻辑运算单元的EDA设计365

6.9.1　设计要求365

6.9.2　原理描述366

6.9.3　多功能算术逻辑运算单元的层次化设计方案366

6.9.4　多功能算术逻辑运算单元的顶层设计和仿真368

6.10　微程序控制器的EDA设计369

6.10.1　设计要求369

6.10.2　原理描述370

6.10.3　微程序控制器的层次化设计方案372

6.10.4　微程序控制器的顶层电路设计和仿真376

6.11.1　设计要求377

6.11　MTI雷达三脉冲可变结构的数字对消器的EDA设计377

6.11.2　原理描述378

6.11.3　三脉冲可变结构对消器层次化设计方案379

6.11.4　三脉冲可变结构对消器的顶层电路设计与仿真383

6.12　数字系统设计课题选编383

6.12.1　数字系统设计课题一　运算器设计383

6.12.2　数字系统设计课题二　时序发生器设计385

6.12.3　数字系统设计课题三　设计一个具有3种信号灯的交通灯控制系统387

6.12.4　数字系统设计课题四　设计一个基于CPLD芯片的弹道计时器389

6.12.5　数字系统设计课题五　设计一个基于CPLD芯片的汽车尾灯控制器391

6.12.6　数字系统设计课题六　数字锁设计393

6.12.7　数字系统设计课题七　电梯控制器设计395

6.12.8　数字系统设计课题八 自动售饮料控制器设计399

参考文献404