图书介绍
数字逻辑电路基础PDF|Epub|txt|kindle电子书版本网盘下载
- 江国强编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121106729
- 出版时间：2010
- 标注页数：260页
- 文件大小：19MB
- 文件页数：272页
- 主题词：数字电路：逻辑电路－高等学校－教材
PDF下载
下载说明
数字逻辑电路基础PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数制与编码1
1.1 概述1
1.1.1 模拟电子技术和数字电子技术1
1.1.2 脉冲信号和数字信号1
1.1.3 数字电路的特点2
1.2 数制及其转换2
1.3 编码5
1.3.1 二-十进制编码5
1.3.2 字符编码6
本章小结7
思考题和习题7
第2章 逻辑代数和硬件描述语言基础9
2.1 逻辑代数基本概念9
2.1.1 逻辑常量和逻辑变量9
2.1.2 基本逻辑和复合逻辑9
2.1.3 逻辑函数的表示方法13
2.1.4 逻辑函数的相等15
2.2 逻辑代数的运算法则16
2.2.1 逻辑代数的基本公式16
2.2.2 逻辑代数的基本定理16
2.2.3 逻辑代数的常用公式17
2.2.4 异或运算公式19
2.3 逻辑函数的表达式19
2.3.1 逻辑函数常用表达式19
2.3.2 逻辑函数的标准表达式20
2.4 逻辑函数的简化法22
2.4.1 逻辑函数简化的意义22
2.4.2 逻辑函数的公式简化法23
2.4.3 逻辑函数的卡诺图简化法24
2.5 Verilog HDL基础28
2.5.1 Verilog HDL设计模块的基本结构29
2.5.2 Verilog HDL的词法30
2.5.3 Verilog HDL的语句36
2.5.4 不同抽象级别的Verilog HDL模型41
本章小结42
思考题和习题43
第3章 门电路45
3.1 概述45
3.2 晶体二极管和三极管的开关特性46
3.2.1 晶体二极管的开关特性46
3.2.2 晶体三极管的开关特性50
3.3 分立元件门54
3.3.1 二极管与门54
3.3.2 二极管或门55
3.3.3 三极管非门56
3.3.4 复合逻辑门56
3.3.5 正逻辑和负逻辑58
3.4 TTL集成门58
3.4.1 TTL集成与非门59
3.4.2 TTL与非门的外部特性60
3.4.3 TTL与非门的主要参数64
3.4.4 TTL与非门的改进电路65
3.4.5 TTL其他类型的集成电路66
3.4.6 TTL集成电路多余输入端的处理68
3.4.7 TTL电路的系列产品69
3.5 其他类型的双极型集成电路69
3.5.1 ECL电路69
3.5.2 I2L电路70
3.6 MOS集成门70
3.6.1 MOS管70
3.6.2 MOS反相器72
3.6.3 MOS门74
3.6.4 CMOS门的外部特性77
3.7 基于Verilog HDL的门电路设计78
3.7.1 用assign语句建模方法实现门电路的描述79
3.7.2 用门级元件例化建模方式来描述门电路80
本章小结81
思考题和习题81
第4章 组合逻辑电路85
4.1 概述85
4.1.1 组合逻辑电路的结构和特点85
4.1.2 组合逻辑电路的分析方法85
4.1.3 组合逻辑电路的设计方法86
4.2 若干常用的组合逻辑电路90
4.2.1 算术运算电路90
4.2.2 编码器92
4.2.3 译码器94
4.2.4 数据选择器98
4.2.5 数值比较器101
4.2.6 奇偶校验器102
4.3 组合逻辑电路设计104
4.3.1 采用中规模集成部件实现组合逻辑电路104
4.3.2 基于Verilog HDL的组合逻辑电路的设计109
4.4 组合逻辑电路的竞争-冒险现象119
本章小结121
思考题和习题121
第5章 触发器125
5.1 概述125
5.2 基本RS触发器125
5.2.1 由与非门构成的基本RS触发器126
5.2.2 由或非门构成的基本RS触发器127
5.3 钟控触发器129
5.4 集成触发器133
5.4.1 主从JK触发器133
5.4.2 边沿JK触发器135
5.4.3 维持-阻塞结构集成触发器136
5.5 触发器之间的转换137
5.6 基于Verilog HDL的触发器设计139
5.6.1 基本RS触发器的设计139
5.6.2 D锁存器的设计140
5.6.3 D触发器的设计141
5.6.4 JK触发器的设计142
本章小结143
思考题和习题143
第6章 时序逻辑电路146
6.1 概述146
6.2 寄存器和移位寄存器149
6.2.1 寄存器149
6.2.2 移位寄存器149
6.2.3 集成移位寄存器151
6.3 计数器153
6.3.1 同步计数器的分析153
6.3.2 异步计数器的分析156
6.3.3 集成计数器160
6.4 时序逻辑电路的设计163
6.4.1 同步计数器的设计164
6.4.2 异步计数器的设计167
6.4.3 移存型计数器的设计170
6.4.4 一般同步时序逻辑电路的设计173
6.5 基于Verilog HDL的时序逻辑电路的设计175
6.5.1 数码寄存器的设计175
6.5.2 移位寄存器的设计177
6.5.3 计数器的设计178
6.5.4 顺序脉冲发生器的设计181
6.5.5 序列信号发生器的设计182
6.5.6 序列信号检测器的设计184
本章小结184
思考题和习题185
第7章 脉冲单元电路188
7.1 概述188
7.1.1 脉冲单元电路的分类、结构和波形参数188
7.1.2 脉冲波形参数的分析方法189
7.1.3 555定时器189
7.2 施密特触发器191
7.2.1 用555定时器构成施密特触发器191
7.2.2 集成施密特触发器193
7.3 单稳态触发器194
7.3.1 用555定时器构成单稳态触发器194
7.3.2 集成单稳态触发器195
7.4 多谐振荡器198
7.4.1 用555定时器构成多谐振荡器198
7.4.2 用门电路构成多谐振荡器200
7.4.3 石英晶体振荡器201
7.4.4 用施密特电路构成多谐振荡器201
本章小结202
思考题和习题202
第8章 数模和模数转换204
8.1 概述204
8.2 数模（D/A）转换205
8.2.1 D/A转换器的结构205
8.2.2 D/A转换器的主要技术指标209
8.2.3 集成D/A转换器210
8.3 模数（A/D）转换211
8.3.1 A/D转换器的基本原理212
8.3.2 A/D转换器的类型214
8.3.3 A/D转换器的主要技术指标218
8.3.4 集成A/D转换器219
本章小结220
思考题和习题221
第9章 半导体存储器222
9.1 概述222
9.1.1 半导体存储器的结构222
9.1.2 半导体存储器的分类223
9.2 随机存储器223
9.2.1 静态随机存储器（SRAM）223
9.2.2 动态随机存储器（DRAM）224
9.2.3 随机存储器的典型芯片225
9.2.4 随机存储器的扩展226
9.3 只读存储器228
9.3.1 固定ROM228
9.3.2 可编程只读存储器229
9.3.3 可擦除可编程只读存储器229
9.3.4 ROM的应用230
9.3.5 可编程逻辑阵列PLA231
9.4 基于Verilog HDL的存储器设计232
9.4.1 RAM设计232
9.4.2 ROM的设计234
本章小结235
思考题和习题236
第10章 可编程逻辑器件237
10.1 PLD的基本原理237
10.1.1 PLD的分类237
10.1.2 阵列型PLD239
10.1.3 现场可编程门阵列（FPGA）243
10.1.4 基于查找表（LUT）的结构245
10.2 PLD的设计技术247
10.2.1 PLD的设计方法248
10.2.2 PLD的设计流程248
10.2.3 在系统可编程技术251
10.2.4 边界扫描技术253
10.3 PLD的编程与配置254
10.3.1 CPLD的ISP方式编程255
10.3.2 使用PC的并口配置FPGA256
本章小结256
思考题和习题257
附录A 国产半导体集成电路型号命名法（GB3430—82）258
参考文献260