数字逻辑设计 第4版PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑设计 第4版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统与编码1

1.1 简介1

1.2 数字系统1

1.3数字系统之间的转换2

1.4二进制加减法4

1.5带符号的算术5

1.6补码算术5

1.7二进制数的补码表示5

1.8基数补码和降基补码算术的有效性7

1.9偏置二进制表示法8

1.10基数补码的加减法8

1.11基数补码表示的图示10

1.12降基补码的加减法运算10

1.13无符号二进制数的乘法11

1.14有符号二进制数的乘法12

1.15二进制除法12

1.16浮点运算13

1.17十进制数字的二进制编码14

1.18n维立方体和距离15

1.19错误检测和纠错16

1.20汉明码17

1.21 格雷码18

1.22 ASCII码19

1.23复习题21

2.1 简介23

2.2布尔代数23

第2章 布尔代数23

2.3派生布尔操作24

2.4布尔函数24

2.5 真值表24

2.6开关逻辑25

2.7与运算的开关应用25

2.8或运算的开关应用26

2.9与门和或门的应用27

2.10非运算27

2.12布尔定理28

2.11布尔运算的门和开关应用28

2.13完全集31

2.14异或运算31

2.15 Reed-Muller等式32

2.16集合论和文氏图32

2.17复习题33

3.1 简介36

3.2最小项和最大项36

第3章 卡诺图和函数简化36

3.3正则表达式37

3.4两个变量的布尔函数37

3.5卡诺图38

3.6用卡诺图表示布尔函数40

3.7卡诺图中的最大项41

3.8布尔函数的简化42

3.9反函数44

3.10无关项45

3.11最大项的积的简化46

3.12 Quine-McCluskey列表简化法47

3.13质蕴涵表的性质49

3.14循环质蕴涵表（cycle primeimplicant table）50

3.15半循环质蕴涵表51

3.16函数中含有无关项的Quine-McCluskey列表简化法52

3.17布尔函数的十进制Quine-McCluskey列表简化法52

3.18多输出电路55

3.19多输出函数的列表法58

3.20 降维图（reduced dimensionmaps）60

3.21根据真值表绘制降维图61

3.22从降维图中读函数62

3.23降维图画圈的规则62

3.24最小化的标准63

3.25复习题64

第4章 组合逻辑设计方法67

4.1 简介67

4.2与非（NAND）函数67

4.3用与非逻辑实现与函数和或函数68

4.4用与非逻辑实现积之和68

4.5或非（NOR）函数70

4.6用或非逻辑实现与函数和或函数71

4.7用或非逻辑实现和之积72

4.8用或非逻辑实现积之和72

4.9与非和或非网络的布尔代数分析73

4.10与非和或非网络的符号电路分析74

4.11其他的函数表示方式75

4.12门信号约定75

4.13 门扩展76

4.14各种逻辑门网络76

4.1 5异或和异或非（Exclusive-NOR）77

4.16噪声容限80

4.17传输延迟81

4.18速率－功耗乘积82

4.19扇出83

4.20复习题84

5.1 简介86

5.2复用器和数据选择86

第5章 中规模集成电路组合逻辑设计86

5.3常见中规模集成电路复用器87

5.4复用器互连89

5.5用复用器作为布尔函数发生器90

5.6多级复用92

5.7分接器94

5.8复用器／分接器构成的数据传输系统95

5.9译码器96

5.10译码器网络98

5.11 用译码器作为最小项发生器99

5.12显示译码100

5.13编码器电路基础102

5.14常见中规模集成电路编码器103

5.15编码网络104

5.1 6奇偶校验码的生成与校验105

5.17数值比较器108

5.18迭代电路112

5.19复习题114

6.2双稳态单元117

6.1简介117

第6章 锁存器（Latch）与触发器（Flip-flop）117

6.3 SR锁存器118

6.4控制型SR锁存器120

6.5 D锁存器121

6.6锁存器时序参数122

6.7 JK触发器122

6.8主／从JK触发器124

6.10 1和0捕获125

6.9异步控制（直接重置和清零）125

6.11主／从RS触发器126

6.12边缘D触发器126

6.13边沿JK触发器129

6.14 T触发器129

6.15机械开关的抖动消除130

6.16寄存器131

6.17复习题131

7.2时钟信号134

7.1 简介134

第7章 计数器和寄存器134

7.3基本计数器设计135

7.4串联和并联计数器136

7.5五分标正向计数器137

7.6同步计数器的设计步骤140

7.7格雷码计数器141

7.8十分标格雷码正向计数器的设计142

7.10二进制异步计数器143

7.9十六分标可逆计数器143

7.11异步计数器的译码145

7.12异步复位表计数器146

7.13集成电路计数器147

7.14 IC计数器的串联151

7.15移位寄存器152

7.16 4位7494移位寄存器153

7.17 4位7495通用移位寄存器154

7.18 74165并行装载8位移位寄存器154

7.19使用移位寄存器作为计数器和顺序发生器155

7.20移位寄存器的通用状态图156

7.21十进制计数器的设计157

7.22环形计数器158

7.23绞环计数器（约翰逊计数器）160

7.24约翰逊计数器的串行和并行连接162

7.25带异或反馈的移位寄存器163

7.26多位比率乘法器167

7.27复习题169

8.2基本的同步时序电路171

8.3一个时钟驱动时序电路的分析171

8.1 简介171

第8章 时钟驱动时序电路171

8.4同步时序电路的设计步骤174

8.5一个序列检测器的设计177

8.6摩尔和米勒状态机179

8.7使用JK触发器的时序电路分析182

8.8使用JK触发器的时序电路设计183

8.9状态化简185

8.10状态分配189

8.1算法状态机图192

8.12 ASM图到硬件的转换194

8.13“单热态位”状态分配195

8.14 时钟偏移196

8.15 时序约束197

8.16异步输入198

8.17握手199

8.18复习题201

9.2异步时序电路的设计流程205

第9章 事件驱动的电路205

9.1 简介205

9.3稳定和不稳定的状态206

9.4一个电灯开关电路的设计206

9.5竞争208

9.6无竞争的状态编码210

9.7泵问题211

9.8一个序列探测器的设计213

9.10兼容性218

9.9不完全描述状态表的化简218

9.1 相容状态对的确定219

9.12合并图220

9.13状态化简流程220

9.14电路冒险221

9.15 门延迟221

9.16脉冲的产生222

9.17组合逻辑网络中静态冒险的产生222

9.18静态冒险的消除223

9.19无冒险组合网络的设计225

9.20网络中冒险的检测226

9.21无冒险的异步电路设计228

9.22动态冒险230

9.23功能冒险231

9.24固有冒险232

9.25 复习题233

10.1简介236

10.2施密特触发器电路236

第10章 测量与接口236

10.3施密特输入门237

10.4 D/A转换240

10.5 A/D转换241

10.6高速转换器242

10.7积分式A/D转换器243

10.8使用嵌入D/A转换器的A/D转换器245

10.9轴编码器和线性编码器247

10.10运动传感248

10.11绝对编码器249

10.12格雷码到二进制码的转换252

10.13佩雷斯克码253

10.14增量编码器253

10.15集电极开路和三态门255

10.16集电极开路门的应用256

10.17三态缓冲门和三态门的应用259

10.18其他的接口元件261

10.19复习题262

11.2只读存储器265

11.1简介265

第11章 可编程逻辑器件265

11.3 ROM时序267

11.4 ROM内部结构268

11.5使用ROM实现布尔函数269

11.6 ROM中的内部编址技术271

11.7存储器选址272

11.8用ROM设计时序电路272

11.10可编程门阵列（PGA）275

11.9可编程逻辑器件（PLD）275

11.11 可编程逻辑阵列（PLA）277

11.12可编程阵列逻辑（PAL）280

11.13可编程逻辑程序控制器（PLS）283

11.14现场可编程门阵列（FPGA）288

11.15 Xilinx现场可编程阵列290

11.16 Actel可编程门阵列294

11.17 Altera可擦写可编程逻辑器件295

11.18复习题296

12.2半加器299

第12章 算术运算电路299

12.1简介299

12.3全加器300

12.4二进制减法302

12.5四位二进制全加器302

12.6先行进位加法器303

12.7 74283四位先行进位加法器305

12.8使用补码算术运算的加／减法电路307

12.10串行加／减法308

12.9溢出308

12.11 累加器310

12.12用中规模集成电路加法器实现十进制算术运算310

12.13十进制算术运算的加／减法器312

12.14 7487原／补码器件315

12.15算术／逻辑单元设计316

12.16常见中规模集成电路的算术／逻辑运算器件319

12.17乘法320

12.18组合逻辑乘法器321

12.19用ROM实现的乘法器322

12.20用移位和加法实现的乘法器324

12.21常用的乘法器模块328

12.22符号算术运算329

12.23 Booth算法329

12.24Booth算法的实现330

12.25复习题332

第13章 故障诊断与测试334

13.1简介334

13.2故障检测和定位335

13.3门的敏感性337

13.4一个2－输入与门的故障测试338

13.5路径敏化339

13.6带扇出网络的路径敏化340

13.7无法检测的故障343

13.8桥接故障345

13.9故障检测表346

13.10与／或电路的两级故障检测350

13.11 或／与电路的两级故障检测353

13.12布尔差分356

13.13测试压缩技术360

13.14名标分析361

13.15扫描路径测试技术363

13.16可测性设计365

13.17复习题366

A.1简介369

A.2逻辑功能符号系统的基本原则369

附录A逻辑功能符号369

A.3关联符号372

A.4逻辑功能符号中G关联的简单例子372

A.5控制关联、置位关联和复位关联374

A.6双稳态逻辑元件和C关联376

A.7计数器、Z关联与M关联377

A.8移位寄存器379

A.9可编程器件和A关联379

A.10运算电路与N关联381

参考文献382