Xilinx FPGA开发实用教程PDF|Epub|txt|kindle电子书版本网盘下载

Xilinx FPGA开发实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA开发简介1

1.1可编程逻辑器件基础1

可编程逻辑器件概述1

可编程逻辑器件的发展历史2

PLD开发工具2

1.2 FPGA芯片结构3

FPGA工作原理与简介3

FPGA芯片结构4

软核、硬核以及固核的概念8

1.3基于FPGA的开发流程9

FPGA设计方法概论9

典型FPGA开发流程10

基于FPGA的SOC设计方法13

1.4 Xilinx公司主流可编程逻辑器件简介13

Xilinx FPGA芯片介绍14

Xilinx PROM芯片介绍21

1.5本章小结23

第2章 Verilog HDL语言基础24

2.1 Verilog HDL语言简介24

Verilog HDL语言的历史25

Verilog HDL的主要能力25

Verilog HDL和VHDL的区别26

Verilog HDL设计方法26

2.2 Verilog HDL基本程序结构27

2.3 Verilog HDL语言的数据类型和运算符28

标志符29

数据类型29

模块端口31

常量集合31

运算符和表达式32

2.4 Verilog HDL语言的描述语句37

结构描述形式37

数据流描述形式38

行为描述形式38

混合设计模式46

2.5 Verilog代码书写规范46

信号命名规则46

模块命名规则47

代码格式规范48

模块调用规范50

2.6 Verilog常用程序示例50

Verilog基本模块50

基本时序处理模块56

常用数字处理算法的Verilog实现62

2.7本章小结83

第3章 基于Xilinx芯片的HDL语言高级进阶84

3.1面向硬件电路的设计思维84

面向硬件的程序设计思维84

“面积”和“速度”的转换原则89

同步电路的设计原则90

模块划分的设计原则93

3.2优秀的HDL代码风格94

代码风格的含义94

通用代码风格的介绍95

专用代码风格的简要说明103

3.3 Verilog建模与调试技巧108

双向端口的使用和仿真108

阻塞赋值与非阻塞赋值111

输入值不确定的组合逻辑电路113

数学运算中的扩位与截位操作113

利用块RAM来实现数据延迟115

测试向量的生成118

3.4 Xilinx公司原语的使用方法119

计算组件119

时钟组件121

配置和检测组件126

吉比特收发器组件128

I／O端口组件128

处理器组件134

RAM／ROM组件134

寄存器和锁存器139

移位寄存器组件140

Slice／CLB组件141

3.5本章小结143

第4章 ISE开发环境使用指南144

4.1 ISE套件的介绍与安装144

ISE简要介绍144

ISE功能简介144

ISE软件的安装145

ISE软件的基本操作148

4.2基于ISE的代码输入153

新建工程153

代码输入154

代码模板的使用155

Xilinx IP Core的使用157

4.3基于ISE的开发流程164

基于Xilinx XST的综合164

基于ISE的仿真169

基于ISE的实现174

基于ISE的芯片编程180

功耗分析以及XPower的使用183

4.4约束文件的编写193

约束文件的基本操作193

UCF文件的语法说明195

管脚和区域约束语法196

管脚和区域约束编辑器PACE198

4.5 ISE与第三方软件204

Synplify Pro软件的使用204

ModelSim软件的使用212

Synplify Pro、ModelSim和ISE的联合开发流程216

ISE与MATLAB的联合使用217

4.6 Xilinx FPGA芯片底层单元的使用219

Xilinx全局时钟网络的使用220

DCM模块的使用221

Xilinx内嵌块存储器的使用227

硬核乘加器的使用232

4.7本章小结240

第5章 FPGA配置电路及软件操作241

5.1 FPGA配置电路综述241

Xilinx FPGA配置电路综述241

Xilinx FPGA常用的配置管脚243

Xilinx FPGA配置电路分类243

5.2 JTAG电路的原理与设计245

JTAG电路的工作原理245

Xilinx JTAG下载线248

5.3 FPGA的常用配置电路250

主串模式——最常用的FPGA配置模式251

SPI串行Flash配置模式257

从串配置模式262

字节宽度外部接口并行配置模式265

JTAG配置模式270

System ACE配置方案273

5.4 iMPACT软件使用277

iMPACT综述与基本操作278

使用iMPACT创建配置文件280

使用iMPACT配置芯片289

FPGA配置失败的常见问题289

5.5从配置PROM中读取用户数据290

从PROM中引导数据简介290

硬件电路设计方法291

软件操作流程293

5.6本章小结294

第6章 在线逻辑分析仪ChipScope的使用295

6.1 ChipScope介绍295

ChipScope Pro简介295

ChipScope Pro软件的安装297

ChipScope Pro的使用流程298

6.2 ChipScope Core Generator使用说明299

ChipScope Pro核的基本介绍299

ChipScope核的生成流程301

6.3 ChipScope Core Inserter使用说明305

Core Inserter的用户界面305

Core Inserter的基本操作306

6.4 ChipScope Pro Analyzer使用说明311

ChipScope分析仪的用户界面311

ChipScope Analyzer的基本操作312

6.5在ISE中直接调用ChipScope的应用实例314

在工程中添加ChipScope Pro文件315

在ChipScope Pro中完成下载和观察315

6.6本章小结316

第7章 基于FPGA的数字信号处理技术317

7.1数字信号概述317

数字信号的产生317

采样定理318

数字系统的主要性能指标319

7.2离散傅里叶变换基础319

离散傅里叶变换319

频域应用320

FFT／IFFT IP Core的使用322

7.3 XtremeDSP模块功能介绍325

7.4乘累加结构的FIR滤波器326

单乘法器MAC FIR滤波器326

对称MAC FIR滤波器330

MAC FIR滤波器IP Core的使用334

7.5半并行／并行FIR滤波器338

并行FIR滤波器338

半并行FIR滤波器339

FIR Compiler IP Core的使用340

7.6多通道FIR滤波器344

滤波器组的基本概念344

多通道FIR滤波器的基本原理345

多通道FIR滤波器组的FPGA实现346

7.7本章小结349

第8章 基于System Generator的DSP系统开发技术350

8.1 System Generator的简介与安装350

System Generator简介350

System Generator的主要特征351

System Generator软件的安装和配置352

8.2 System Generator入门基础354

System Generator开发流程简介354

Simulink基础356

AccelDSP软件工具358

8.3基于System Generator的DSP系统设计359

System Generator快速入门359

System Generator中的信号类型368

自动代码生成369

编译MATLAB设计生成FPGA代码370

子系统的建立和使用373

8.4基于System Generator的硬件协仿真380

硬件协仿真平台的介绍与平台安装380

硬件协仿真的基本操作381

共享存储器的操作385

8.5 System Generator的高级应用387

导入外部的HDL程序模块387

设计在线调试392

系统中的多时钟设计394

软、硬件联合开发397

FPGA设计的高级技巧399

设计资源评估403

8.6开发实例：基于FIR滤波器的协仿真实例403

8.7本章小结407

第9章 基于FPGA的可编程嵌入式开发技术408

9.1可编程嵌入式系统（EDK）介绍408

基于FPGA的可编程嵌入式开发系统408

Xilinx公司的解决方案409

9.2 Xilinx嵌入式开发系统组成介绍409

片内微处理器软核MicroBlaze410

片内微处理器PowerPC413

常用的IP核以及设备驱动415

系统设计方案424

9.3 EDK软件基本介绍426

EDK的介绍与安装427

EDK设计的实现流程429

EDK的文件管理架构431

9.4 XPS软件的基本操作435

XPS的启动435

利用BSB创建新工程436

XPS的用户界面441

XPS的目录结构与硬件平台448

在XPS加入IP Core450

在XPS中定制用户设备的IP452

XPS中IP Core API函数的查阅和使用方法468

9.5 XPS软件的高级操作469

XPS的软件输入469

XPS中的设计仿真473

将EDK设计作为ISE设计的子系统481

XPS对嵌入式操作系统的支持485

XPS工程的实现和下载485

在线调试工具XMD的使用490

XPS中ChipScope的使用496

软件平台SDK的使用504

9.6 EDK开发实例——DDR SDRAM接口控制器510

DDR SDRAM工作原理510

DDR SDRAM控制器的EDK实现510

DDR SDRAM控制器的调试520

9.7本章小结521

第10章 基于FPGA的高速数据连接技术522

10.1高速数据连接功能简介522

高速数据传输的背景522

Xilinx公司高速连接功能的解决方案523

10.2实现吉比特高速串行I／O的相关技术523

吉比特高速串行I／O的特点和应用523

吉比特串行I／O系统的组成525

吉比特串行I／O的设计要点528

10.3基于Rocket I／O高速串行技术530

Rocket I／O技术简介530

Aurora协议531

Rocket I／O硬核模块的体系结构532

Rocket I／O的时钟设计方案544

Rocket I／O的开发要素548

Rocket I／O IP Core的使用553

10.4基于Xilinx FPGA的千兆以太网控制器的开发555

千兆以太网技术555

基于FPGA的千兆以太网MAC控制器实现方案556

Xilinx千兆以太网MAC IP Core561

10.5本章小结565

第11章 时序分析原理以及时序分析器的使用566

11.1时序分析的作用和原理566

时序分析的作用566

静态时序分析原理567

时序分析的基础知识568

11.2 Xilinx FPGA中的时钟资源573

全局时钟资源574

第二全局时钟资源577

11.3时序约束578

使用约束文件添加时序约束578

使用约束编辑器添加时序约束582

11.4 ISE时序分析器590

时序分析器简介591

时序分析器的文件类型591

时序分析器的调用与用户界面592

时序分析器的基本使用方法599

提高时序性能的手段602

11.5本章小结606

缩略语607

参考文献610