图书介绍
Xilinx ISE Design Suite 10.x FPGA开发指南 DSP、嵌入式与高速传输篇PDF|Epub|txt|kindle电子书版本网盘下载
- 田耘，胡彬，徐文波等编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：9787115188083
- 出版时间：2008
- 标注页数：442页
- 文件大小：160MB
- 文件页数：453页
- 主题词：可编程序逻辑器件－系统设计；数字信号－信号处理
PDF下载
下载说明
Xilinx ISE Design Suite 10.x FPGA开发指南 DSP、嵌入式与高速传输篇PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 DSP设计工具System Generator1
1.1 System Generator概述1
1.1.1 System Generator的主要用途1
1.1.2 System Generator 10.1的安装与主要特征2
1.1.3 System Generator入门介绍4
1.2 利用System Generator进行DSP设计8
1.2.1 System Generator的FPGA开发流程8
1.2.2 系统级建模详解11
1.2.3 Sysgen导入另一工程20
1.2.4 可配置子系统的使用24
1.2.5 多时钟模块的Sysgen设计26
1.2.6 Sysgen中特殊模块的使用说明30
1.2.7 高性能FPGA设计的注意事项44
1.3 软硬件协同设计45
1.3.1 3种实现方法概述45
1.3.2 EDK设计中基本概念45
1.3.3 如何使用EDK Processor模块49
1.3.4 嵌入式设计样例51
1.4 硬件协同仿真59
1.4.1 硬件协同仿真平台的安装60
1.4.2 硬件协同仿真的基本操作60
1.4.3 以太网协同仿真接口的配置65
1.4.4 共享存储器66
1.4.5 基于帧结构的矢量传输71
1.4.6 实时信号处理78
1.5 HDL模块的导入83
1.5.1 可综合的HDL代码要求83
1.5.2 Configuration Wizard的配置84
1.5.3 可配置M文件84
1.5.4 HDL协同仿真87
1.5.5 HDL模块导入样例88
1.6 本章小节94
第2章 AccelDSP综合工具95
2.1 AccelDSP概述95
2.1.1 AccelDSP的安装及参数设置95
2.1.2 AccelDSP 10.1新特性97
2.2 可综合M文件编程规范97
2.2.1 M文件整体设计架构98
2.2.2 数据类型简介99
2.2.3 基本操作符介绍102
2.3 使用AccelDSP进行系统设计106
2.3.1 AccelDSP的ISE设计流程106
2.3.2 创建一个工程108
2.3.3 定点模型详解110
2.3.4 优化硬件架构121
2.3.5 硬件接口协议126
2.3.6 FIR滤波器样例127
2.4 AccelWare应用介绍133
2.4.1 AccelWare基本用法133
2.4.2 AccelWare库137
2.5 本章小节142
第3章 数字信号处理系统开发实例143
3.1 实例介绍143
3.1.1 中频信号处理单元结构143
3.1.2 系统设计要求145
3.2 System Generator实现146
3.2.1 设计方案146
3.2.2 工程模块介绍148
3.2.3 实例仿真验证156
3.3 AccelDSP实现161
3.3.1 设计方案161
3.3.2 AccelDSP实现详解162
3.3.3 实例仿真验证169
3.4 本章小节176
第4章 基于FPGA的可编程嵌入式开发技术177
4.1 可配置嵌入式系统（EDK）介绍177
4.1.1 基于FPGA的可编程嵌入式开发系统177
4.1.2 Xilinx公司的解决方案178
4.1.3 EDK 10.1特征小结178
4.2 Xilinx嵌入式开发系统组成介绍179
4.2.1 片内微处理器软核MicroBlaze179
4.2.2 片内微处理器PowerPC182
4.2.3 常用总线结构185
4.2.4 IP核以及设备驱动190
4.2.5 系统设计方案195
4.3 EDK软件基本介绍197
4.3.1 EDK的介绍与安装197
4.3.2 EDK设计的实现流程199
4.3.3 EDK的文件管理架构201
4.4 XPS软件的基本操作205
4.4.1 XPS的启动205
4.4.2 利用BSB创建新工程205
4.4.3 XPS的用户界面212
4.4.4 XPS的目录结构与硬件平台217
4.4.5 在XPS中加入IP Core219
4.4.6 在XPS中定制用户设备的IP227
4.4.7 IP外设的API函数查阅和使用方法249
4.5 XPS软件的高级操作251
4.5.1 XPS的软件输入251
4.5.2 XPS中的设计仿真256
4.5.3 将EDK设计作为ISE设计的子系统265
4.5.4 XPS工程的实现和下载268
4.5.5 在线调试工具274
4.5.6 XPS中ChipScope的使用283
4.6 SDK软件的操作说明291
4.6.1 SDK的用户界面291
4.6.2 SDK的基本操作295
4.6.3 SDK的调试与运行操作306
4.7 嵌入式操作系统Xilkernel308
4.7.1 嵌入式操作系统的基本知识308
4.7.2 Xilkernel操作系统311
4.7.3 可加载库的说明317
4.7.4 Xilkernel的开发流程323
4.8 本章小结338
第5章 以太网接口的FPGA实现339
5.1 以太网技术基础339
5.1.1 以太网技术简介339
5.1.2 TCP/IP339
5.1.3 因特网的结构和路由341
5.1.4 因特网地址以及地址映射342
5.2 以太网接口的硬件设计方案344
5.2.1 整体实施方案344
5.2.2 硬件接口描述347
5.3 以太网接口的MicroBlaze实现351
5.3.1 DM9000的软、硬件驱动351
5.3.2 基于MicroBlaze完成以太网接口的开发362
5.4 本章小结372
第6章 基于FPGA的高速数据连接技术373
6.1 高速数据连接功能简介373
6.1.1 高速数据传输的背景373
6.1.2 Xilinx公司高速连接功能的解决方案373
6.2 实现吉比特高速串行I/O的相关技术374
6.2.1 吉比特高速串行I/O的特点和应用374
6.2.2 吉比特高速串行I/O系统的组成375
6.2.3 吉比特高速串行I/O的设计要点379
6.3 Rocket I/O高速串行组件381
6.3.1 Rocket I/O技术简介381
6.3.2 Aurora协议382
6.3.3 Virtex 2 Pro系列Rocket I/O硬核模块383
6.3.4 Virtex 5系列Rocket I/O GTP硬核模块405
6.4 本章小结418
第7章 Rocket I/O的开发实例419
7.1 Rocket I/O GTP入门操作实例419
7.2 PCI Express端点接口设计431
7.2.1 PCI Express技术综述432
7.2.2 Xilinx PCI Express端点模块433
7.2.3 PCI Express端点接口示例解读439
7.3 本章小结441
参考文献442