计算机科学丛书 数字设计和计算机体系结构 原书第2版PDF|Epub|txt|kindle电子书版本网盘下载

计算机科学丛书 数字设计和计算机体系结构 原书第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 二进制1

1.1 课程计划1

1.2 控制复杂性的艺术1

1.2.1 抽象1

1.2.2 约束2

1.2.3 三Y原则3

1.3 数字抽象3

1.4 数制4

1.4.1 十进制数4

1.4.2 二进制数5

1.4.3 十六进制数6

1.4.4 字节、半字节和全字7

1.4.5 二进制加法8

1.4.6 有符号的二进制数8

1.5 逻辑门10

1.5.1 非门11

1.5.2 缓冲器11

1.5.3 与门11

1.5.4 或门11

1.5.5 其他两输入逻辑门11

1.5.6 多输入门12

1.6 数字抽象13

1.6.1 电源电压13

1.6.2 逻辑电平13

1.6.3 噪声容限13

1.6.4 直流电压传输特性14

1.6.5 静态约束15

1.7 CMOS晶体管16

1.7.1 半导体16

1.7.2 二极管17

1.7.3 电容17

1.7.4 nMOS和PMOS晶体管17

1.7.5 CMOS非门19

1.7.6 其他CMOS逻辑门19

1.7.7 传输门20

1.7.8 类nMOS逻辑20

1.8 功耗21

1.9 总结和展望22

习题22

面试问题28

第2章 组合逻辑设计29

2.1 引言29

2.2 布尔表达式31

2.2.1 术语31

2.2.2 与或式31

2.2.3 或与式32

2.3 布尔代数33

2.3.1 公理33

2.3.2 单变量定理33

2.3.3 多变量定理34

2.3.4 定理的统一证明方法35

2.3.5 等式化简36

2.4 从逻辑到门37

2.5 多级组合逻辑39

2.5.1 减少硬件39

2.5.2 推气泡40

2.6 X和Z41

2.6.1 非法值X41

2.6.2 浮空值Z41

2.7 卡诺图42

2.7.1 画圈的原理43

2.7.2 卡诺图化简逻辑44

2.7.3 无关项46

2.7.4 小结47

2.8 组合逻辑模块47

2.8.1 复用器47

2.8.2 译码器50

2.9 时序51

2.9.1 传播延迟和最小延迟51

2.9.2 毛刺54

2.10 总结55

习题55

面试问题60

第3章 时序逻辑设计61

3.1 引言61

3.2 锁存器和触发器61

3.2.1 SR锁存器62

3.2.2 D锁存器63

3.2.3 D触发器64

3.2.4 寄存器64

3.2.5 带使能端的触发器65

3.2.6 带复位功能的触发器65

3.2.7 晶体管级锁存器和触发器的设计66

3.2.8 小结66

3.3 同步逻辑设计67

3.3.1 一些有问题的电路67

3.3.2 同步时序电路68

3.3.3 同步电路和异步电路70

3.4 有限状态机70

3.4.1 有限状态机设计实例70

3.4.2 状态编码74

3.4.3 Moore型状态机和Mealy型状态机76

3.4.4 状态机的分解79

3.4.5 由电路图导出状态机80

3.4.6 有限状态机小结82

3.5 时序逻辑的时序82

3.5.1 动态约束83

3.5.2 系统时序83

3.5.3 时钟偏移87

3.5.4 亚稳态88

3.5.5 同步器89

3.5.6 分辨时间的推导90

3.6 并行92

3.7 总结94

习题95

面试问题100

第4章 硬件描述语言101

4.1 引言101

4.1.1 模块101

4.1.2 硬件描述语言的起源101

4.1.3 模拟和综合102

4.2 组合逻辑104

4.2.1 位运算符104

4.2.2 注释和空白104

4.2.3 缩位运算符106

4.2.4 条件赋值106

4.2.5 内部变量106

4.2.6 优先级109

4.2.7 数字109

4.2.8 Z和X110

4.2.9 位混合111

4.2.10 延迟112

4.3 结构化建模113

4.4 时序逻辑115

4.4.1 寄存器115

4.4.2 复位寄存器115

4.4.3 带使能端的寄存器116

4.4.4 多寄存器116

4.4.5 锁存器119

4.5 更多组合逻辑119

4.5.1 case语句120

4.5.2 if语句122

4.5.3 带有无关项的真值表122

4.5.4 阻塞赋值和非阻塞赋值124

4.6 有限状态机127

4.7 数据类型130

4.7.1 SystemVerilog130

4.7.2 VHDL131

4.8 参数化模块133

4.9 测试程序135

4.10 总结138

习题138

面试问题145

第5章 数字模块146

5.1 引言146

5.2 算术电路146

5.2.1 加法146

5.2.2 减法151

5.2.3 比较器152

5.2.4 算术逻辑单元153

5.2.5 移位器和循环移位器154

5.2.6 乘法155

5.2.7 除法156

5.2.8 补充阅读156

5.3 数制157

5.3.1 定点数157

5.3.2 浮点数157

5.4 时序电路模块160

5.4.1 计数器160

5.4.2 移位寄存器160

5.5 存储器阵列162

5.5.1 概述162

5.5.2 动态随机访问存储器164

5.5.3 静态随机访问存储器165

5.5.4 面积和延迟165

5.5.5 寄存器文件165

5.5.6 只读存储器165

5.5.7 使用存储器阵列的逻辑167

5.5.8 存储器HDL167

5.6 逻辑阵列168

5.6.1 可编程逻辑阵列169

5.6.2 现场可编程逻辑门阵列169

5.6.3 阵列实现173

5.7 总结174

习题174

面试问题180

第6章 体系结构181

6.1 引言181

6.2 汇编语言182

6.2.1 指令182

6.2.2 操作数：寄存器、存储器和常数183

6.3 机器语言187

6.3.1 R类型指令187

6.3.2 l类型指令188

6.3.3 J类型指令189

6.3.4 解释机器语言代码189

6.3.5 存储程序189

6.4 编程190

6.4.1 算术／逻辑指令190

6.4.2 分支193

6.4.3 条件语句194

6.4.4 循环195

6.4.5 数组197

6.4.6 函数调用200

6.5 寻址方式206

6.6 编译、汇编和装入208

6.6.1 内存映射208

6.6.2 转换成二进制代码和开始执行程序209

6.7 其他主题211

6.7.1 伪指令211

6.7.2 异常212

6.7.3 有符号指令和无符号指令212

6.7.4 浮点指令213

6.8 从现实世界看：x86结构214

6.8.1 x86寄存器215

6.8.2 x86操作数215

6.8.3 状态标志216

6.8.4 x86指令集216

6.8.5 x86指令编码218

6.8.6 x86的其他特性219

6.8.7 小结219

6.9 总结219

习题220

面试问题227

第7章 微体系结构228

7.1 引言228

7.1.1 体系结构状态和指令集228

7.1.2 设计过程229

7.1.3 MIPS微体系结构230

7.2 性能分析230

7.3 单周期处理器231

7.3.1 单周期数据路径231

7.3.2 单周期控制235

7.3.3 更多指令237

7.3.4 性能分析239

7.4 多周期处理器240

7.4.1 多周期数据路径240

7.4.2 多周期控制244

7.4.3 更多指令252

7.4.4 性能分析254

7.5 流水线处理器255

7.5.1 流水线数据路径257

7.5.2 流水线控制258

7.5.3 冲突258

7.5.4 更多指令269

7.5.5 性能分析269

7.6 硬件描述语言表示270

7.6.1 单周期处理器270

7.6.2 通用模块274

7.6.3 基准测试程序276

7.7 异常279

7.8 高级微体系结构281

7.8.1 深流水线282

7.8.2 分支预测282

7.8.3 超标量处理器284

7.8.4 乱序处理器285

7.8.5 寄存器重命名287

7.8.6 单指令流多数据288

7.8.7 多线程288

7.8.8 同构多处理器289

7.8.9 异构多处理器289

7.9 从现实世界看：x86微体系结构290

7.10 总结295

习题296

面试问题300

第8章 存储器和输入／输出系统301

8.1 引言301

8.2 存储器系统性能分析304

8.3 高速缓存305

8.3.1 高速缓存中存放的数据305

8.3.2 高速缓存中的数据查找305

8.3.3 数据的替换311

8.3.4 高级高速缓存设计312

8.3.5 MIPS高速缓存的发展314

8.4 虚拟存储器315

8.4.1 地址转换316

8.4.2 页表317

8.4.3 转换后备缓冲器318

8.4.4 存储器保护319

8.4.5 替换策略319

8.4.6 多级页表319

8.5 I/O简介321

8.6 嵌入式I/O系统322

8.6.1 PIC32MX675F512H微控制器322

8.6.2 通用数字I/O326

8.6.3 串行I/O328

8.6.4 计时器336

8.6.5 中断337

8.6.6 模拟I/O339

8.6.7 其他微控制器外设343

8.7 PC I/O系统358

8.7.1 USB359

8.7.2 PCI和PCI Express360

8.7.3 DDR3内存360

8.7.4 网络360

8.7.5 SATA361

8.7.6 连接到PC361

8.8 从现实世界看：x86存储器和I/O系统363

8.8.1 x86高速缓存系统363

8.8.2 x86虚拟存储器364

8.8.3 x86可编程I/O365

8.9 总结365

后记365

习题365

面试问题371

附录A数字系统实现372

附录B MIPS指令396

附录C C语言编程400

附录D MIPS处理器的FPGA实现433

补充阅读452

索引454