VHDL语言与FPGA设计 基于Protel DXP开发平台PDF|Epub|txt|kindle电子书版本网盘下载

VHDL语言与FPGA设计 基于Protel DXP开发平台PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目 录1

前言1

第1章概述1

1.1 PLD、CPLD及FPGA1

1.2 CPLD/FPGA结构与原理2

1.2.1基于乘积项（Product-Term）的CPLD结构2

1.2.2乘积项结构CPLD的逻辑实现原理4

1.2.4基于查找表（LUT）的FPGA的结构5

1.2.3查找表（Look-Up-Table）的原理与结构5

1.2.5查找表结构的FPGA逻辑实现原理6

1.3数字系统的设计方法8

1.3.1传统的硬件设计方法8

1.3.2 EDA设计8

1.4 PLD系统设计方式9

1.4.1基于原理图的PLD设计9

1.4.2基于HDL的PLD设计10

1.4.3 HDL与原理图的混合设计11

1.5.1硬件描述语言的分类12

1.5硬件描述语言12

1.5.2VHDL语言的特点13

1.5.3 PLD开发工具13

1.6可编程逻辑器件的最新发展趋势13

1.7思考与练习15

第2章 认识Protel DXP16

2.1 Protel DXP的系统需求16

2.2初识Protel DXP16

2.2.1设置系统参数17

2.2.2 Protel DXP文档组织24

2.3面板的操控25

2.4工具栏的摆放27

2.4.1启动原理图编辑器28

2.4.2摆放工具栏29

2.5关闭文档及编辑窗口30

2.6思考与练习30

第3章基于原理图的FPGA设计31

3.1 认识Protel DXP_Sch设计界面31

3.2.1创建项目组文档33

3.2创建FPGA设计项目33

3.2.2 FPGA项目文档34

3.2.3设置FPGA项目选项36

3.3创建原理图源文件37

3.3.1图纸创建及设置37

3.3.2厂家选择及单元库的装载38

3.3.3放置元件39

3.3.4放置端口40

3.3.5创建连接42

3.4设计配置45

3.5产生EDIF-FPGA网表47

3.6后向标注FPGA项目48

3.7后向标注PCB项目49

3.8仿真分析49

3.8.1创建测试平台文档49

3.8.2仿真FPGA设计52

3.9思考与练习55

4.1 VHDL程序的设计单元57

第4章VHDL语言程序结构57

4.1.1实体的组织和设计58

4.1.2实体说明59

4.1.3构造体64

4.2构造体的描述方式66

4.2.1构造体的行为描述方式66

4.2.2构造体的数据流描述方式68

4.2.3构造体的结构描述方式69

4.3构造体的子结构71

4.3.1构造体的多模块描述72

4.3.2构造体的多进程描述75

4.3.3构造体的子程序描述77

4.4库、包集合及包集合体81

4.4.1库81

4.4.2包集合83

4.4.3包集合体84

4.5配置85

4.6在Protel DXP环境下编辑VHDL源文件86

4.6.1创建源文件87

4.7思考与练习90

4.6.2设计仿真90

第5章对象、数据类型及运算符91

5.1信号的使用91

5.1.1信号的初始化92

5.1.2信号的使用92

5.2变量的使用94

5.3常数及常量的使用95

5.3.1常数95

5.3.2常量96

5.4数据类型及子类型97

5.4.1标量类型98

5.4.2复合类型101

5.4.3存取及不完全类型104

5.4.4文件类型105

5.5类型转换及类型标记107

5.5.1显式类型转换107

5.5.2类型转换函数108

5.5.3多义常量类型110

5.5.4决断和非决断类型111

5.6了解VHDL的运算符114

5.6.1逻辑运算符116

5.6.2关系运算符117

5.6.3 adding运算符118

5.6.4符号运算符119

5.6.5 multiplying运算符119

5.6.6其他运算符120

5.7思考与练习122

6.1 IEEE 1164标准123

第6章标准逻辑的使用123

6.1.1 IEEE 1164标准的优点124

6.1.2使用标准逻辑包124

6.1.3 Std_logic_vector和Std_ulogic_vector126

6.2类型转换及标准逻辑126

6.3 IEEE 1164标准逻辑数据类型128

6.3.1 Std_ulogic类型128

6.3.2 Std_ulogic_vector类型128

6.3.3 Std_logic类型128

6.4.2数组逻辑运算符129

6.4.1逻辑运算符129

6.3Std_logic_vector类型129

6.4标准逻辑运算符129

6.5标准逻辑类型转换函数130

6.5.1类型转换函数130

6.5.2强制类型转换函数130

6.6边沿检测及其他函数131

6.6.1边沿检测函数131

6.6.2其他函数131

6.7 1076.3标准131

6.7.1数值型数据类型的使用132

6.7.2数值型标准运算符133

6.7.3数字大小调整函数136

6.7.4数值类型转换函数136

6.7.5数值匹配函数136

6.7.6数值变换函数137

6.8思考与练习137

第7章并发语句138

7.1并发域138

7.2信号代入语句139

7.2.1并发信号代入语句140

7.2.2条件信号代入语句140

7.2.3选择信号代入语句141

7.2.4条件与选择信号代入语句的对比143

7.3并发过程调用语句144

7.4生成语句145

7.4.1 for-generate语句145

7.4.2 if-generate语句146

7.5并发进程语句148

7.6元件例化语句149

7.7端口及类属的映射语句151

7.7.1端口映射语句151

7.7.2类属映射语句152

7.8延时说明子句153

7.8.1惯性延时语句154

7.8.2传输延时语句155

7.9信号驱动156

7.10思考与练习157

8.1进程中的顺序语句158

8.1.1用进程语句描述组合逻辑158

第8章顺序语句158

8.1.2用进程语句描述寄存器逻辑160

8.1.3用进程语句描述状态机161

8.1.4用进程描述测试激励164

8.2子程序中的顺序语句165

8.3信号及变量代入语句166

8.4.1简单if语句结构168

8.4 If语句168

8.4.2 if语句的双路选择结构169

8.4.3 if语句的多路选择结构170

8.5 Case语句174

8.6 Loop语句176

8.6.1Forloop结构176

8.6.2 While loop语句178

8.6.3无限循环语句179

8.6.4 Exit语句180

8.6.5 Next语句181

8.7 Wait语句182

8.7.1 wait on结构182

8.7.2 wait-until结构183

8.7.3 waitfor结构184

8.8 Assert语句184

8.9 Null语句185

8.10思考与练习186

9.1.1一般数据的数值属性187

第9章对象的属性描述187

9.1数值类属性187

9.1.2数组的数值属性189

9.1.3块的数值属性190

9.1.4实体的数值属性191

9.2函数类属性191

9.2.1数据类型的属性函数191

9.2.2数组的属性函数194

9.2.3信号的属性函数195

9.3.1 S′delayed［(t)］属性198

9.3信号类属性198

9.3.2 S′stable［(t)］属性200

9.3.3 S′quiet［(t)］属性201

9.3.4 S′transaction［(t)］属性201

9.4数据类型类属性202

9.5区间类属性202

9.6 自定义属性203

9.7思考与练习204

10.1默认配置205

第10章配置205

10.2元件建模与元件配置206

10.2.1元件建模207

10.2.2元件配置211

10.3 Generic配置212

10.4 Block的配置215

10.5构造体的配置217

10.6思考与练习218

11.1 一个简单的测试台219

第11章测试平台的描述219

11.2用断言语句显示复杂字符串224

11.3使用循环语句及多进程226

11.4编写测试向量227

11.5使用textI/O231

11.5.1读出／写入表格数据231

11.5.2非表格数据的读出235

11.6使用Protel DXP测试平台程序模板235

11.6.1创建FPGA项目文档及源文件235

11.6.2为设计创建测试平台程序237

11.7思考与练习239

第12章VHDL与原理图的混合设计244

12.1创建VHDL设计文档245

12.2创建VHDL顶级原理图文档249

12.3 FPGA项目设置254

12.4设计编译255

12.5创建VHDL测试平台程序258

12.6设计仿真261

12.7思考与练习266

13.1.1 四2输入与非门（74HCT00）267

13.1 门电路设计267

第13章组合逻辑电路的VHDL设计267

13.1.2四2输入或非门（74HCT32）268

13.1.3 N输入与门268

13.1.4异或门269

13.2比较器的设计271

13.2.1 4位二进制数大小比较器（74HC85）271

13.2.2 8位相等比较器（74HCT688）272

13.3.1 7段BCD码显示译码器（74LS48）273

13.3译码器的设计273

13.3.2双2-4译码器（74HCT139）274

13.3.3 3-8线译码器（74LS138）275

13.3.4地址译码器（M68008）276

13.4数据选择器277

13.5编码器278

13.5.1 8-3优先编码器（74LS148）278

13.5.2汉明纠错码编码器279

13.6运算器281

13.6.1半加器281

13.6.2全加器282

13.6.3 N位加法器283

13.6.4全减器284

13.6.5 4位加／减器285

13.6.6求补运算器286

13.7总线器件的设计286

13.7.1 8位总线收发器（74HCT245）286

13.8编码转换器287

13.8.1 BCD码转换为二进制数287

13.7.2三态总线287

13.8.2 8421BCD码转换为余3码289

13.8.3 BCD码转换为移位码290

13.8.4 BCD码转换为格雷码291

13.8.5二进制转换成BCD码292

13.9奇偶校验位发生器设计293

13.10思考与练习294

第14章时序逻辑电路设计295

14.1触发器的设计295

14.1.1 D触发器设计295

14.1.2 JK触发器设计298

14.2计数器设计299

14.2.1同步计数器设计299

14.2.2异步计数器设计310

14.3寄存器设计311

14.3.1锁存寄存器设计311

14.3.2移位寄存器312

14.4思考与练习317

15.1.1反馈信号318

15.1 反馈机制318

第15章有限状态机（FSMs）318

15.1.2反馈变量319

15.2 Moore状态机320

15.2.1输出寄存器321

15.2.2输入寄存器322

15.3 Mealy状态机322

15.4状态机的设计步骤323

15.5状态机设计举例326

15.5.1 Mealy状态机设计326

15.5.2 Moore状态机设计331

15.6思考与练习334

第16章CPU及外围器件设计335

16.1存储器设计335

16.1.1只读存储器（ROM）335

16.1.2随机读写存储器（RAM）337

16.2模数及数模转换器340

16.2.1模数转换器340

16.3简单微处理器设计343

16.2.2数模转换器343

16.3.1 CPU指令定义包集合344

16.3.2运算函数包集合344

16.3.3 256字节ROM设计347

16.3.4 16字节RAM设计348

16.3.5 8位CPU模型设计349

16.3.6微处理器系统结构描述352

16.4可编程并行接口8255A的设计353

16.5思考与练习357

参考文献358