图书介绍
VHDL电路设计实用教程PDF|Epub|txt|kindle电子书版本网盘下载
- 齐洪喜，陆颖编著 著
- 出版社： 北京：清华大学出版社
- ISBN：7302085153
- 出版时间：2004
- 标注页数：256页
- 文件大小：12MB
- 文件页数：267页
- 主题词：电子电路－电路设计－教材；硬件描述语言，VHDL－程序设计－教材
PDF下载
下载说明
VHDL电路设计实用教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 VHDL开发工具MAX＋plusⅡ1
1.1 MAX＋plusⅡ的安装1
1.2 MAX＋plusⅡ设计的输入2
1.2.1 MAX＋plusⅡ的启动2
1.2.2 新的图形文件的建立2
1.2.3 保存文件4
1.2.4 指定项目名称5
1.2.5 创建默认符号6
1.3 项目的编译6
1.3.1 打开并指向要编译的文件6
1.3.2 打开编译器窗口7
1.3.3 器件的选择及管脚的分配7
1.3.4 全局逻辑综合方式的选择9
1.3.5 FLEX器件的进位/级联链的设置9
1.3.6 定时的设置10
1.3.7 编译11
1.4 定时分析11
1.5 时间仿真13
1.6 器件的编程13
1.6.1 利用Altera编程器对MAX和EPROM系列器件进行编程13
1.6.2 通过JTAG实现在系统编程14
1.6.3 利用ByteBlaster配置FLEX系列器件15
第2章 VHDL语言程序的基本结构16
2.1 实体16
2.1.1 实体说明17
2.1.2 结构体19
2.2 结构体的子结构描述21
2.2.1 块(BLOCK)语句结构21
2.2.2 进程(PROCESS)语句结构23
2.3 子程序(SUBPROGRAM)语句结构27
2.3.1 过程27
2.3.2 函数29
2.4 子程序的重载32
2.4.1 函数的重载33
2.4.2 过程的重载37
第3章 程序包及库和配置39
3.1 程序包39
3.1.1 程序包首39
3.1.2 程序包体40
3.2 库45
3.3 配置47
3.3.1 默认配置48
3.3.2 元件配置50
3.3.3 结构体的配置52
3.3.4 块的配置53
第4章 VHDL语言的对象和数据类型及运算操作符55
4.1 VHDL的对象55
4.1.1 常量55
4.1.2 变量56
4.1.3 信号57
4.1.4 信号与变量的区别59
4.2 VHDL的数据类型61
4.2.1 标准的数据类型61
4.2.2 用户自定义的数据类型65
4.2.3 用户定义的子类型71
4.3 IEEE预定义的标准72
4.3.1 标准逻辑位STD_LOGIC数据类型72
4.3.2 标准逻辑矢量STD_LOGIC_VECTOR数据类型73
4.3.3 其他预定义标准数据类型73
4.4 数据类型的转换74
4.4.1 函数转换法74
4.4.2 类型标记转换法76
4.4.3 常数转换法76
4.5 VHDL语言的运算操作符77
4.5.1 逻辑运算符78
4.5.2 算术运算符78
4.5.3 并置运算79
4.5.4 关系运算符80
4.5.5 移位运算符80
4.5.6 运算符的重载82
第5章 VHDL结构体的描述方式88
5.1 结构体的行为描述方式88
5.2 结构体的数据流描述方式89
5.3 结构体的结构描述方式90
5.4 结构体的混合描述方式92
第6章 VHDL语言中的顺序语句94
6.1 WAIT语句95
6.1.1 WAIT ON语句95
6.1.2 WAIT UNTIL语句96
6.1.3 WAIT FOR语句97
6.1.4 多条件WAIT语句98
6.1.5 超时等待处理98
6.2 变量赋值语句100
6.3 信号代入语句100
6.4 IF语句101
6.4.1 门闩控制语句102
6.4.2 二选一控制语句102
6.4.3 IF语句的多选择控制语句103
6.5 CASE语句105
6.6 LOOP语句108
6.6.1 FOR LOOP语句108
6.6.2 WHILE LOOP语句109
6.7 NEXT语句110
6.8 EXIT语句111
6.9 RETURN语句112
6.10 NULL语句113
6.11 过程调用语句114
6.12 断言(ASSERT)语句115
6.13 REPORT语句117
第7章 VHDL语言中的并行语句119
7.1 进程语句119
7.2 并行信号代入语句122
7.2.1 并发信号代入语句124
7.2.2 条件信号代入语句125
7.2.3 选择信号代入语句126
7.3 并行过程调用语句127
7.4 块语句129
7.5 并行断言语句132
7.6 元件例化语句133
7.7 生成语句135
7.7.1 FOR格式的生成语句135
7.7.2 IF格式的生成语句138
第8章 组合逻辑电路设计140
8.1 门电路140
8.1.1 二输入与门140
8.1.2 二输入或门142
8.1.3 二输入与非门143
8.1.4 二输入或非门145
8.1.5 反相器146
8.1.6 二输入异或门147
8.1.7 四输入与非门149
8.2 编码器和译码器151
8.2.1 编码器151
8.2.2 译码器155
8.3 多路选择器157
8.3.1 二选一多路选择器157
8.3.2 四选一多路选择器158
8.4 比较器160
8.5 加法器162
8.5.1 半加器162
8.5.2 全加器163
8.6 求补器164
8.7 三态门165
第9章 时序逻辑电路设计167
9.1 时钟信号和复位信号167
9.1.1 时钟信号167
9.1.2 复位信号169
9.2 触发器171
9.2.1 D触发器171
9.2.2 JK触发器175
9.2.3 T触发器177
9.2.4 锁存器178
9.3 寄存器180
9.4 移位寄存器181
9.4.1 串行输入、串行输出移位寄存器181
9.4.2 循环移位寄存器182
9.5 计数器184
9.5.1 同步计数器184
9.5.2 异步计数器189
第10章 有限状态机的设计192
10.1 一个有限状态机的描述实例193
10.1.1 功能要求193
10.1.2 状态分析194
10.1.3 交通灯控制器的三进程描述方式195
10.1.4 交通灯控制器的双进程描述方式197
10.1.5 交通灯控制器的单进程描述方式204
10.2 有限状态机的复位206
10.2.1 同步复位信号206
10.2.2 异步复位信号210
第11章 VHDL语言的设计实例一：频率计的设计214
11.1 频率计实现的功能214
11.2 频率计各部分的分析214
11.3 频率计各部分的设计和实现214
11.3.1 时基进程的设计和实现215
11.3.2 计数器的设计和实现215
11.3.3 七段译码器的设计和实现217
11.4 频率计的综合设计219
第12章 VHDL语言的设计实例二：计算器的设计225
12.1 计算器实现的功能225
12.2 计算器各个组成部分的分析225
12.2.1 计算器的计算部分225
12.2.2 计算器的存储部分226
12.2.3 计算器的显示部分226
12.2.4 计算器的输入部分226
12.3 计算器各部分的设计和实现226
12.3.1 计算器计算部分的设计和实现227
12.3.2 计算器输入部分的设计和实现231
12.3.3 计算器显示部分的设计和实现232
12.4 计算器的综合设计235
第13章 VHDL语言的编码格式245
13.1 文件头的编码格式245
13.2 修改说明的格式245
13.3 源代码的注释246
13.4 VHDL语言中实体的命名247
13.5 VHDL语言中的结构体的命名248
13.6 程序包的书写格式248
13.7 函数和过程的编码格式249
13.8 信号的编码格式250
13.9 变量的编码格式251
13.10 进程的编码规则252
13.11 时钟信号的编码规则253
13.12 测试工作台的编码规则253
13.13 其他的编码规则253
附录A VHDL语言的保留字255
参考文献256