计算机组成与体系结构 性能设计 原书第8版PDF|Epub|txt|kindle电子书版本网盘下载

计算机组成与体系结构 性能设计 原书第8版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 读者指南1

0.1 本书概要1

0.2 导读1

0.3 为何要学习计算机组成和体系结构1

0.4 因特网与Web资源2

0.4.1 本书的Web站点2

0.4.2 其他Web站点3

0.4.3 USENET新闻组3

第一部分 概论6

第1章 导论6

1.1 计算机组成与体系结构6

1.2 结构和功能7

1.2.1 功能7

1.2.2 结构8

1.3 关键词和思考题9

第2章 计算机的演变和性能10

2.1 计算机简史10

2.1.1 第一代：真空管10

2.1.2 第二代：晶体管15

2.1.3 第三代：集成电路16

2.1.4 后续几代20

2.2 性能设计22

2.2.1 微处理器的速度23

2.2.2 性能平衡23

2.2.3 芯片组成和体系结构的改进25

2.3 Intel x86体系结构的进展26

2.4 嵌入式系统和ARM27

2.4.1 嵌入式系统27

2.4.2 ARM的进展29

2.5 性能评价30

2.5.1 时钟速度和每秒指令数30

2.5.2 基准程序32

2.5.3 阿姆达尔定律34

2.6 推荐的读物和Web站点35

2.7 关键词、思考题和习题36

第二部分 计算机系统42

第3章 计算机功能和互连的顶层视图42

3.1 计算机的部件42

3.2 计算机的功能44

3.2.1 指令的读取和执行44

3.2.2 中断46

3.2.3 I/O功能51

3.3 互连结构51

3.4 总线互连52

3.4.1 总线结构52

3.4.2 多总线层次结构54

3.4.3 总线的设计要素55

3.5 PCI58

3.5.1 总线结构58

3.5.2 PCI命令61

3.5.3 数据传送62

3.5.4 仲裁63

3.6 推荐的读物和Web站点64

3.7 关键词、思考题和习题64

附录3A 时序图67

第4章 cache存储器69

4.1 计算机存储系统概述69

4.1.1 存储系统的特性69

4.1.2 存储器层次结构71

4.2 cache存储器原理73

4.3 cache的设计要素75

4.3.1 cache地址75

4.3.2 cache容量76

4.3.3 映射功能77

4.3.4 替换算法85

4.3.5 写策略85

4.3.6 行大小86

4.3.7 cache数目86

4.4 Pentium 4的cache组织88

4.5 ARM的cache组织90

4.6 推荐的读物91

4.7 关键词、思考题和习题91

附录4A 两级存储器的性能特点95

第5章 内部存储器100

5.1 半导体主存储器100

5.1.1 组织100

5.1.2 DRAM和SRAM100

5.1.3 ROM类型102

5.1.4 芯片逻辑103

5.1.5 芯片封装104

5.1.6 模块组织105

5.1.7 多体交叉存储器106

5.2 纠错107

5.3 高级DRAM组织110

5.3.1 同步DRAM111

5.3.2 Rambus DRAM112

5.3.3 DDR DRAM113

5.3.4 cache DRAM114

5.4 推荐的读物和Web站点114

5.5 关键词、思考题和习题115

第6章 外部存储器118

6.1 磁盘118

6.1.1 磁读写机制118

6.1.2 数据组织和格式化119

6.1.3 物理特性121

6.1.4 磁盘性能参数122

6.2 RAID124

6.2.1 RAID 0级125

6.2.2 RAID 1级128

6.2.3 RAID 2级128

6.2.4 RAID 3级128

6.2.5 RAID 4级129

6.2.6 RAID 5级130

6.2.7 RAID 6级130

6.3 光存储器131

6.3.1 光盘131

6.3.2 数字多功能光盘133

6.3.3 高清晰光盘134

6.4 磁带135

6.5 推荐的读物和Web站点136

6.6 关键词、思考题和习题137

第7章 输入／输出140

7.1 外部设备140

7.1.1 键盘／监视器141

7.1.2 磁盘驱动器142

7.2 I/O模块142

7.2.1 模块功能142

7.2.2 I/O模块结构143

7.3 编程式I/O143

7.3.1 编程式I/O概述144

7.3.2 I/O命令144

7.3.3 I/O指令144

7.4 中断驱动式I/O146

7.4.1 中断处理146

7.4.2 设计问题148

7.4.3 Intel 82C59A中断控制器149

7.4.4 Intel 82C55A可编程外部接口150

7.5 直接存储器存取151

7.5.1 编程式I/O和中断驱动式I/O的缺点151

7.5.2 DMA功能151

7.5.3 Intel 8237A DMA控制器153

7.6 I/O通道和处理器155

7.6.1 I/O功能的演变155

7.6.2 I/O通道的特点155

7.7 外部接口：FireWire和InfiniBand156

7.7.1 接口类型156

7.7.2 点对点和多点配置156

7.7.3 FireWire串行总线157

7.7.4 InfiniBand159

7.8 推荐的读物和Web站点162

7.9 关键词、思考题和习题162

第8章 操作系统支持166

8.1 操作系统概述166

8.1.1 操作系统的目标与功能166

8.1.2 操作系统的类型168

8.2 调度173

8.2.1 长期调度173

8.2.2 中期调度173

8.2.3 短期调度173

8.3 存储器管理176

8.3.1 交换177

8.3.2 分区177

8.3.3 分页179

8.3.4 虚拟存储器180

8.3.5 快表182

8.3.6 分段183

8.4 Pentium存储器管理184

8.4.1 地址空间184

8.4.2 分段184

8.4.3 分页186

8.5 ARM存储器管理187

8.5.1 存储器系统组织187

8.5.2 虚拟存储器地址转换187

8.5.3 存储器管理格式189

8.5.4 存取控制190

8.6 推荐的读物和Web站点191

8.7 关键词、思考题和习题191

第三部分 中央处理器196

第9章 计算机算术196

9.1 算术逻辑单元196

9.2 整数表示196

9.2.1 符号-幅值表示法197

9.2.2 2的补码表示法197

9.2.3 不同位长间的转换199

9.2.4 定点表示法200

9.3 整数算术200

9.3.1 取负200

9.3.2 加法和减法201

9.3.3 乘法203

9.3.4 除法207

9.4 浮点表示208

9.4.1 原理208

9.4.2 二进制浮点表示的IEEE标准211

9.5 浮点算术212

9.5.1 浮点加法和减法213

9.5.2 浮点乘法和除法214

9.5.3 精度考虑215

9.5.4 二进制浮点算术的IEEE标准216

9.6 推荐的读物和Web站点218

9.7 关键词、思考题和习题219

第10章 指令集：特征和功能222

10.1 机器指令特征222

10.1.1 机器指令要素222

10.1.2 指令表示223

10.1.3 指令类型224

10.1.4 地址数目225

10.1.5 指令集设计226

10.2 操作数类型226

10.2.1 数值227

10.2.2 字符227

10.2.3 逻辑数据228

10.3 Intel x86和ARM数据类型228

10.3.1 x86数据类型228

10.3.2 ARM数据类型229

10.4 操作类型230

10.4.1 数据传送232

10.4.2 算术运算233

10.4.3 逻辑运算233

10.4.4 转换234

10.4.5 输入／输出235

10.4.6 系统控制235

10.4.7 控制转移235

10.5 Intel x86和ARM操作类型238

10.5.1 x86操作类型238

10.5.2 ARM操作类型244

10.6 推荐的读物246

10.7 关键词、思考题和习题246

附录10A 栈250

附录10B 小端、大端和双端253

第11章 指令集：寻址方式和指令格式256

11.1 寻址方式256

11.1.1 立即寻址257

11.1.2 直接寻址257

11.1.3 间接寻址257

11.1.4 寄存器寻址258

11.1.5 寄存器间接寻址258

11.1.6 偏移寻址258

11.1.7 栈寻址260

11.2 x86和ARM寻址方式260

11.2.1 x86寻址方式260

11.2.2 ARM寻址方式262

11.3 指令格式264

11.3.1 指令长度264

11.3.2 位的分配265

11.3.3 变长指令267

11.4 x86和ARM指令格式269

11.4.1 x86指令格式269

11.4.2 ARM指令格式271

11.5 汇编语言272

11.6 推荐的读物274

11.7 关键词、思考题和习题274

第12章 CPU结构和功能277

12.1 CPU组成277

12.2 寄存器组成278

12.2.1 用户可见寄存器278

12.2.2 控制和状态寄存器280

12.2.3 微处理器寄存器组成的例子281

12.3 指令周期282

12.3.1 间接周期282

12.3.2 数据流283

12.4 指令流水线技术283

12.4.1 流水线策略284

12.4.2 流水线性能286

12.4.3 流水线冒险288

12.4.4 处理分支指令289

12.4.5 Intel 80486的流水线292

12.5 x86系列处理器293

12.5.1 寄存器组成294

12.5.2 中断处理298

12.6 ARM处理器299

12.6.1 处理器组成300

12.6.2 处理器模式301

12.6.3 寄存器组成301

12.6.4 中断处理303

12.7 推荐的读物304

12.8 关键词、思考题和习题304

第13章 精简指令集计算机308

13.1 指令执行特征309

13.1.1 操作309

13.1.2 操作数310

13.1.3 过程调用311

13.1.4 推论311

13.2 大寄存器组方案的使用311

13.2.1 寄存器窗口312

13.2.2 全局变量313

13.2.3 大寄存器组与高速缓存的对比313

13.3 基于编译器的寄存器优化314

13.4 精简指令集体系结构315

13.4.1 采用CISC的理由315

13.4.2 精简指令集体系结构特征317

13.4.3 CISC与RISC特征对比318

13.5 RISC流水线技术319

13.5.1 使用规整指令的流水线技术319

13.5.2 流水线的优化320

13.6 MIPS R4000322

13.6.1 指令集322

13.6.2 指令流水线324

13.7 SPARC327

13.7.1 SPARC寄存器组327

13.7.2 指令集328

13.7.3 指令格式329

13.8 RISC与CISC的争论330

13.9 推荐的读物331

13.10 关键词、思考题和习题331

第14章 指令级并行性和超标量处理器335

14.1 概述335

14.1.1 超标量与超级流水线的对比336

14.1.2 限制337

14.2 设计考虑338

14.2.1 指令级并行性和机器并行性338

14.2.2 指令发射策略339

14.2.3 寄存器重命名341

14.2.4 机器并行性342

14.2.5 分支预测342

14.2.6 超标量执行343

14.2.7 超标量实现343

14.3 Pentium 4343

14.3.1 前端347

14.3.2 乱序执行逻辑348

14.3.3 整数和浮点执行单元349

14.4 ARM CORTEX-A8349

14.4.1 指令取指单元349

14.4.2 指令译码单元351

14.4.3 整数执行单元353

14.4.4 SIMD和浮点流水线354

14.5 推荐的读物355

14.6 关键词、思考题和习题356

第四部分 控制器362

第15章 控制器操作362

15.1 微操作362

15.1.1 取指周期363

15.1.2 间接周期364

15.1.3 中断周期365

15.1.4 执行周期365

15.1.5 指令周期366

15.2 处理器控制367

15.2.1 功能需求367

15.2.2 控制信号367

15.2.3 控制信号举例368

15.2.4 处理器内部的组织369

15.2.5 Intel 8085370

15.3 硬布线实现373

15.3.1 控制器输入373

15.3.2 控制器逻辑374

15.4 推荐的读物374

15.5 关键词、思考题和习题375

第16章 微程序控制376

16.1 基本概念376

16.1.1 微指令376

16.1.2 微程序控制器378

16.1.3 Wilkes控制379

16.1.4 优缺点382

16.2 微指令定序382

16.2.1 设计考虑382

16.2.2 定序技术382

16.2.3 地址生成384

16.2.4 LSI-11微指令定序384

16.3 微指令执行385

16.3.1 微指令的分类法385

16.3.2 微指令编码387

16.3.3 LSI-11微指令执行388

16.3.4 IBM 3033微指令执行390

16.4 TI 8800391

16.4.1 微指令格式391

16.4.2 微定序器393

16.4.3 寄存器式ALU395

16.5 推荐的读物397

16.6 关键词、思考题和习题397

第五部分 并行组织400

第17章 并行处理400

17.1 多处理器组织401

17.1.1 并行处理器系统的类型401

17.1.2 并行组织402

17.2 对称多处理器402

17.2.1 组织403

17.2.2 多处理器操作系统设计考虑405

17.2.3 大型机SMP405

17.3 cache一致性和MESI协议407

17.3.1 软件解决方案408

17.3.2 硬件解决方案408

17.3.3 MESI协议409

17.4 多线程和片上多处理器411

17.4.1 隐式和显式多线程412

17.4.2 显式多线程的方式413

17.4.3 示例系统415

17.5 集群416

17.5.1 集群配置417

17.5.2 操作系统设计问题418

17.5.3 集群计算机体系结构419

17.5.4 刀片服务器420

17.5.5 集群与SMP的对比421

17.6 非均匀存储器访问421

17.6.1 动机421

17.6.2 组织422

17.6.3 NUMA的优缺点423

17.7 向量计算424

17.7.1 向量计算的方法424

17.7.2 IBM 3090向量机制427

17.8 推荐的读物和Web站点432

17.9 关键词、思考题和习题433

第18章 多核计算机437

18.1 硬件性能问题437

18.1.1 增加并行437

18.1.2 功耗439

18.2 软件性能问题440

18.2.1 多核软件440

18.2.2 应用实例：Valve游戏软件441

18.3 多核组织结构442

18.4 Intel x86多核结构443

18.4.1 Intel Core Duo443

18.4.2 Intel Core i7445

18.5 ARM11 MPCore445

18.5.1 中断处理446

18.5.2 cache一致性448

18.6 推荐的读物和Web站点448

18.7 关键词、思考题和习题449

附录A 计算机组成与体系结构的教学课题451

附录B 汇编语言及相关主题455

术语表473

参考文献480