现代逻辑设计 第2版PDF|Epub|txt|kindle电子书版本网盘下载

现代逻辑设计 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 对书名的仔细分析2

1.1.1 设计2

1.1.2 逻辑设计3

1.1.3 现代逻辑设计4

1.2 逻辑设计简史5

1.3 计算7

1.3.1 开关、继电器和电路7

1.3.2 晶体管9

1.3.3 数字表示法11

1.3.4 编码12

1.4 实例12

小结20

深入阅读21

习题22

第2章 组合逻辑26

2.1 输出是输入的函数26

2.1.1 组合逻辑的定义26

2.1.2 组合逻辑实例27

2.2 布尔逻辑的定律和定理29

2.2.1 布尔代数的公理31

2.2.2 布尔代数的定理33

2.2.3 对偶定律和德摩根定律36

2.3 布尔公式的实现37

2.3.1 逻辑门37

2.3.2 逻辑模块和逻辑层次39

2.3.3 时间行为和波形41

2.3.4 门和连线数目的最小化42

2.3.5 实例研究：七段译码器44

2.4 两级逻辑45

2.4.1 规范形式45

2.4.2 不完全确定的函数50

2.5 两级简化的动机52

2.5.1 布尔表达式的图形化53

2.5.2 布尔立方体54

2.5.3 卡诺图56

2.6 多级逻辑62

2.7 多级简化的动机65

2.7.1 因式分解形式66

2.7.2 多级简化标准67

小结68

深入阅读68

习题69

第3章 组合逻辑的分析76

3.1 两级逻辑简化76

3.1.1 布尔最简的过程81

3.1.2 回顾卡诺图：五变量函数和六变量函数84

3.2 两级简化的自动化85

3.2.1 Quine-McCluskey算法86

3.2.2 espresso算法89

3.2.3 S-o-P和P-o-S逻辑网络的实现90

3.3 多级简化94

3.4 多级简化的自动化99

3.4.1 多级逻辑优化方法100

3.4.2 多级逻辑网络的实现102

3.5 组合网络的时间响应105

3.5.1 门延时105

3.5.2 时序波形106

3.5.3 脉冲整形电路的分析106

3.5.4 冒险和毛刺107

3.5.5 两级网络的冒险检测和消除108

3.5.6 多级网络的静态冒险111

3.5.7 静态无冒险多级电路的设计112

3.5.8 动态冒险113

3.6 硬件描述语言114

3.6.1 结构描述115

3.6.2 行为描述116

3.6.3 延时117

3.6.4 事件驱动仿真117

小结119

深入阅读119

习题120

第4章 组合逻辑技术126

4.1 历史126

4.1.1 从开关到集成电路126

4.1.2 封装逻辑、可重构性和可编程逻辑128

4.1.3 技术指标130

4.2.1 固定逻辑132

4.2 基本逻辑元件132

4.2.2 查找表136

4.2.3 基于模板的逻辑145

4.3 两级和多级逻辑159

4.4 其他不是门电路的逻辑167

4.4.1 三态输出168

4.4.2 集电极开路输出和线与／或逻辑172

小结173

深入阅读174

习题175

第5章 组合逻辑设计的实例研究181

5.1 设计过程181

5.2 简单的过程线控问题183

5.3 电话键盘译码器185

5.4 闰年计算器188

5.5 逻辑函数单元190

5.6 加法器设计193

5.6.1 半加器／全加器193

5.6.2 超前进位电路195

5.6.3 进位选择加法器199

5.6.4 BCD加法器设计200

5.7 算术逻辑单元设计201

5.7.1 ALU单元201

5.8 组合乘法器204

小结206

深入阅读207

习题208

第6章 时序逻辑设计212

6.1 基本时序逻辑单元212

6.1.1 带反馈的简单电路213

6.1.2 基本锁存器217

6.1.3 时钟218

6.1.4 锁存器级联219

6.1.5 主从锁存器和边沿触发触发器221

6.1.6 时间参数定义224

6.2 确定时序的方法228

6.2.1 级联触发器以及建立／保持／传输时间228

6.2.2 时钟漂移230

6.2.3 异步输入231

6.2.4 亚稳态和同步器失效233

6.2.5 自定时和速度无关电路234

6.3 寄存器237

6.3.1 存储寄存器237

6.3.2 移位寄存器239

6.4 硬件描述语言241

小结245

深入阅读246

习题246

第7章 有限状态机252

7.1 计数器252

7.1.1 计数器设计过程254

7.1.2 具有更复杂计数序列的计数器255

7.1.3 自启动计数器258

7.1.4 计数器复位259

7.1.5 其他类型的计数器259

7.2 状态机的概念264

7.2.1 奇校验器或偶校验器264

7.2.2 状态机的时序267

7.3 有限状态机基本设计方法268

7.3.1 有限状态机设计过程269

7.3.2 摩尔型和米利型状态机273

7.3.3 状态图表示法274

7.3.4 两种状态机的比较275

7.4.1 具有相同I/O行为的两个状态图279

7.4 优化的动机279

7.4.2 最少状态的优点280

7.4.3 状态、输入和输出编码281

7.4.4 状态机的分解281

7.4.5 交通灯控制器281

小结285

深入阅读286

习题286

第8章 有限状态机的分析292

8.1 状态最简化／化简292

8.1.1 行匹配法293

8.1.2 蕴含表方法296

8.1.3 有无关项存在时的等价状态300

8.1.4 状态最简化不起作用的例子301

8.2 状态分配302

8.2.1 顺序编码303

8.2.2 随机编码305

8.2.3 单点编码305

8.2.4 面向输出的编码307

8.2.5 启发式方法308

8.3 有限状态机划分313

8.3.1 引入空闲状态划分有限状态机313

8.4 硬件描述语言318

小结322

深入阅读323

习题323

9.1 基本时序逻辑元件331

第9章 时序逻辑技术331

9.2 用计数器实现FSM设计335

9.3 用可编程逻辑实现FSM设计338

9.3.1 用ROM实现状态机338

9.3.2 基于ROM与PLA的设计的比较339

9.3.3 其他的可用PAL结构343

9.4 用更复杂的可编程逻辑器件实现FSM设计346

9.4.1 PLD：可编程逻辑器件347

9.4.2 Altera可擦除可编程逻辑器件348

9.4.3 Actel现场可编程门阵列354

9.4.4 Xilinx现场可编程门阵列357

9.5 实例研究：交通灯控制器362

9.5.1 问题分解：交通灯状态机363

9.5.2 用PLA/PAL/ROM实现365

9.5.3 用计数器实现366

9.5.4 用FPGA实现367

小结368

深入阅读369

习题369

第10章 时序逻辑设计的实例研究373

10.1 有限输入串的识别器373

10.2 复杂的计数器379

10.3 数字密码锁382

10.4 存储控制器386

10.4.1 基本RAM:1024×4位静态RAM386

10.4.2 动态RAM389

10.4.3 其他类型的DRAM391

10.4.4 详细的SRAM时序392

10.4.5 简单的存储控制器的设计394

10.5 时序乘法器398

10.6 串口发送器／接收器401

小结412

深入阅读412

习题412

附录A 数制419

附录B 基本电子线路436

附录C 触发器类型465

索引478