数字逻辑基础与VHDL设计 第3版PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑基础与VHDL设计 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 电路设计概述1

1.1数字硬件2

1.1.1标准芯片4

1.1.2可编程逻辑器件4

1.1.3定制芯片5

1.2设计流程5

1.3数字硬件设计7

1.3.1基本设计流程7

1.3.2计算机的结构8

1.3.3数字硬件单元设计9

1.4本书涵盖的逻辑电路设计13

1.5理论与实践13

1.6二进制数14

参考文献17

第2章 逻辑电路简介19

2.1变量和函数20

2.2反相22

2.3真值表23

2.4逻辑门电路和网络24

2.5布尔代数27

2.5.1维恩图31

2.5.2符号和术语34

2.5.3运算符的优先级34

2.6使用与门、或门、非门实现综合35

2.7与非门和或非门逻辑网络42

2.8设计示例45

2.8.1三向控制灯46

2.8.2多路复用器电路47

2.9 CAD工具介绍49

2.9.1设计输入49

2.9.2综合50

2.9.3功能仿真51

2.9.4物理设计51

2.9.5时序仿真51

2.9.6芯片配置52

2.10 VHDL简介53

2.10.1使用VHDL表示数字信号53

2.10.2编写简单的VHDL代码53

2.10.3如何借鉴已有的VHDL代码56

2.11本章小结56

2.12例题讲解57

参考文献64

第3章 电路实现技术65

3.1晶体管开关66

3.2 NMOS逻辑门电路69

3.3 CMOS逻辑门电路71

3.4负逻辑系统76

3.5标准芯片78

3.6可编程逻辑器件80

3.6.1可编程逻辑阵列（PLA）81

3.6.2可编程阵列逻辑（PAL）83

3.6.3 PLA和PAL编程85

3.6.4复杂可编程逻辑器件（CPLD）86

3.6.5现场可编程门阵列90

3.6.6使用CAD工具在CPLD和FPGA中实现电路93

3.6.7 CPLD和FPGA的应用94

3.7定制芯片、标准单元和门阵列94

3.8实际因素96

3.8.1 MOSFET制造工艺及其电气特性97

3.8.2 MOSFET导通电阻100

3.8.3逻辑门电路中的电压电平100

3.8.4噪声容限102

3.8.5逻辑门电路的动态工作特性103

3.8.6逻辑门电路中的功耗105

3.8.7使用晶体管的开关特性传输逻辑值1和0107

3.8.8逻辑门电路的扇入和扇出108

3.9传输门113

3.9.1异或门114

3.9.2多路复用器电路115

3.10 SPLD、 CPLD、 FPGA的电路实现细节116

3.11本章小结123

3.12例题讲解123

参考文献137

第4章 逻辑函数优化实现139

4.1卡诺图140

4.2优化策略147

4.2.1术语说明147

4.2.2函数优化步骤149

4.3和之积形式成本最低的实现152

4.4不完全确定函数153

4.5多输出电路155

4.6多级综合158

4.6.1因式分解159

4.6.2函数分解162

4.6.3多级与非电路和多级或非电路167

4.7多级电路的分析169

4.8立方体表示173

4.9使用列表法求解成本最低的覆盖177

4.9.1生成质蕴涵项177

4.9.2求解成本最低的覆盖178

4.9.3列表法小结183

4.10使用立方体法求解最低成本覆盖184

4.10.1求解必要质蕴涵项186

4.10.2成本最低的覆盖求解的完整过程188

4.11实际设计中需要考虑的因素190

4.12使用VHDL代码实现电路综合的示例191

4.13本章小结196

4.14例题讲解196

参考文献206

第5章 数制和运算电路209

5.1数字系统中的数制210

5.1.1无符号整数210

5.1.2八进制和十六进制210

5.2无符号数的加法212

5.2.1全加器的分解215

5.2.2逐位进位加法器216

5.2.3设计示例217

5.3有符号数218

5.3.1负数218

5.3.2加法和减法220

5.3.3加减法电路单元223

5.3.4十进制中的补码运算224

5.3.5运算溢出228

5.3.6运算性能评估229

5.4快速加法器230

5.5使用CAD工具设计运算电路236

5.5.1使用电路图绘制工具设计运算电路236

5.5.2使用VHDL设计运算电路238

5.5.3在VHDL代码中表示数241

5.5.4运算赋值语句243

5.6乘法246

5.6.1无符号数的阵列乘法器247

5.6.2有符号数的乘法248

5.7其他数制250

5.7.1定点数250

5.7.2浮点数250

5.7.3二进制编码的十进制数252

5.8 ASCII字符编码255

5.9例题讲解258

参考文献265

第6章 组合逻辑电路模块267

6.1多路复用器268

6.1.1使用多路复用器综合逻辑函数272

6.1.2基于香农展开定理的多路复用器综合274

6.2译码器279

6.3编码器283

6.3.1二进制编码器284

6.3.2优先编码器284

6.4编码转换器285

6.5运算比较电路286

6.6使用VHDL实现组合逻辑电路288

6.6.1赋值语句288

6.6.2选择信号赋值288

6.6.3条件信号赋值291

6.6.4生成语句294

6.6.5并行赋值语句和顺序赋值语句296

6.6.6进程语句297

6.6.7 case语句302

6.6.8 VHDL运算符306

6.7本章小结308

6.8例题讲解309

参考文献320

第7章 触发器、寄存器、计数器、和简单处理器321

7.1基本锁存器323

7.2门控SR锁存器324

7.3门控D锁存器327

7.4主-从D触发器和边沿触发D触发器329

7.4.1-从D触发器329

7.4.2边沿触发D触发器331

7.4.3具有清零和预置功能的D触发器332

7.4.4触发器时序参数334

7.5 T触发器335

7.6 JK触发器337

7.7锁存器与触发器术语小结337

7.8寄存器338

7.8.1移位寄存器338

7.8.2并行存取移位寄存器339

7.9计数器340

7.9.1异步计数器341

7.9.2同步计数器343

7.9.3使用并行加载的计数器346

7.10复位同步347

7.11其他类型的计数器349

7.11.1 BCD计数器349

7.11.2环形计数器350

7.11.3 Johnson计数器351

7.11.4计数器设计小结352

7.12在CAD工具中使用存储元件352

7.12.1在电路图中使用存储元件352

7.12.2在VHDL结构中使用存储元件355

7.13在CAD工具中使用寄存器和计数器359

7.13.1在电路图中使用寄存器和计数器359

7.13.2在VHDL代码中使用寄存器和计数器361

7.13.3使用VHDL顺序赋值语句构建寄存器和计数器362

7.14设计示例370

7.14.1总线结构370

7.14.2简单处理器381

7.14.3反应计时器391

7.14.4寄存器传输级（RTL）代码396

7.15触发器电路的时序分析396

7.16本章小结399

7.17例题讲解399

参考文献408

第8章 同步时序电路409

8.1基本设计步骤411

8.1.1状态图411

8.1.2状态表412

8.1.3状态赋值413

8.1.4触发器的选择与下一个状态表达式和输出表达式的推导414

8.1.5时序图416

8.1.6设计步骤小结416

8.2状态赋值420

8.3 Mealy状态模型424

8.4使用CAD工具设计有限状态机427

8.4.1 Moore型FSM的VHDL代码428

8.4.2 VHDL代码综合430

8.4.3电路仿真与测试432

8.4.4另一种风格的VHDL代码432

8.4.5使用CAD工具设计时序电路的步骤小结433

8.4.6在VHDL代码中指定状态赋值434

8.4.7使用VHDL代码描述Mealy型FSM436

8.5串行加法器示例438

8.5.1使用Mealy型FSM实现串行加法器438

8.5.2使用Moore型FSM实现串行加法器440

8.5.3串行加法器的VHDL代码442

8.6状态化简446

8.6.1分区化简过程447

8.6.2不完全确定型 FSM453

8.7使用时序电路方法设计计数器454

8.7.1模8计数器的状态图和状态表454

8.7.2状态赋值455

8.7.3使用D触发器实现计数器456

8.7.4使用JK触发器实现计数器457

8.7.5示例——另一种计数器460

8.8使用FSM构建判决器电路462

8.8.1判决器电路的实现466

8.8.2最小化FSM的输出时延468

8.8.3小结468

8.9同步时序电路分析468

8.10算法状态机（ASM）图472

8.11时序电路的正式模型475

8.12本章小结476

8.13例题讲解476

参考文献488

第9章 异步时序电路489

9.1异步行为490

9.2异步电路分析493

9.3异步电路的综合500

9.4状态化简511

9.5状态赋值523

9.5.1状态转换图525

9.5.2使用未指定的下一个状态528

9.5.3使用新增状态变量进行状态赋值531

9.5.4一位有效状态赋值535

9.6冒险536

9.6.1静态冒险537

9.6.2动态冒险541

9.6.3冒险的重要性542

9.7完整的设计示例543

9.8本章小结547

9.9例题讲解548

参考文献558

第10章 数字系统设计559

10.1构建模块电路560

10.1.1具有使能输入的触发器和寄存器560

10.1.2具有使能输入的移位寄存器562

10.1.3静态随机存取存储器566

10.1.4 PLD中的SRAM模块568

10.2设计示例568

10.2.1位计数电路569

10.2.2含有时序信息的ASM图570

10.2.3移位-加法乘法器574

10.2.4除法器580

10.2.5算术均值588

10.2.6排序操作592

10.3时钟同步601

10.3.1时钟脉冲相位差601

10.3.2触发器时序参数602

10.3.3触发器的异步输入604

10.3.4防抖开关604

10.4本章小结606

参考文献609

第11章 逻辑电路测试611

11.1故障模型612

11.1.1固定逻辑故障模型612

11.1.2单故障和多故障613

11.1.3 CMOS电路613

11.2测试集的复杂度613

11.3通路敏化615

11.4树型结构电路618

11.5随机测试619

11.6时序电路的测试621

11.7内置自测技术625

11.7.1内置逻辑模块观测器628

11.7.2特征分析630

11.7.3边界扫描630

11.8印刷电路板631

11.8.1 PCB的测试632

11.8.2测试仪器634

11.9本章小结634

参考文献637

第12章 计算机辅助设计工具639

12.1电路综合640

12.1.1网表生成641

12.1.2逻辑门优化641

12.1.3工艺映射644

12.2物理设计647

12.2.1布局647

12.2.2布线648

12.2.3静态时序分析649

12.3本章小结650

参考文献651