图书介绍
FPGA/CPLD设计工具 Xilinx ISE 5.x使用详解PDF|Epub|txt|kindle电子书版本网盘下载
- EDA先锋工作室，王诚，薛小刚等编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：7115112665
- 出版时间：2003
- 标注页数：372页
- 文件大小：147MB
- 文件页数：386页
- 主题词：可编程序逻辑器件－基本知识
PDF下载
下载说明
FPGA/CPLD设计工具 Xilinx ISE 5.x使用详解PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
6.3.1 FPGA底层编辑器的用户接口 251
第1章 ISE系统简介1
1.1 FPGA/CPLD简介1
目录1
1.1.1 FPGA/CPLD的基本原理2
1.1.2 FPGA/CPLD的特点2
1.2 FPGA/CPLD的设计流程3
1.3 ISE系列产品的新特点5
1.3.1 特点综述5
1.3.2 ISE 5.x的新增特性6
6.3.6 设计示例 257
3.11 VCD文件 118
1.4 ISE 5.x支持的器件8
1.5 ISE 5.x的系统配置与安装9
1.5.1 推荐的系统配置9
1.5.2 ISE 5.x的安装10
1.6 ISE 5.x的集成工具及其基本功能12
1.7常用专有名词解释15
1.8小结17
1.9问题与思考18
2.1 ISE工程管理器——Project Navigator19
2.1.1 Project Navigator综述19
第2章工程管理器与设计输入工具19
2.1.2 Project Navigator的用户界面20
2.1.3 使用Project Navigator创建并管理工程27
4.1.3 Synplify Pro综合流程 130
2.2.2 源代码输入的好助手——LanguageTemplates32
2.2.1 HDL Editor综述32
2.2 HDL语言的输入工具——HDL Editor32
2.3.1 StateCAD综述34
2.3状态机输入工具——StateCAD34
2.3.2 StateCAD的用户界面35
2.3.3 使用StateCAD设计状态机40
2.4 原理图输入工具——ECS51
2.4.1 ECS综述52
2.4.2 ECS的用户界面52
2.4.3 使用ECS完成原理图输入设计55
2.4.4 使用ECS进行混合设计的方法62
2.5.1 CORE Generator综述63
2.5 IP核生成工具——CORE Generator63
2.5.2 CORE Generator的用户界面64
2.5.3 使用CORE Generator生成IP核的方法与技巧67
2.6测试激励生成器——HDLBencher72
2.6.1 HDL Bencher综述72
2.6.2 使用HDLBencher生成测试激励74
2.7设计结构向导——Architecture Wizard80
2.7.1 Architecture Wizard综述80
2.7.2 Architecture Wizard使用方法80
2.8小结83
2.9问题与思考83
第3章 ModelSim仿真工具85
3.1 ModelSim的用户接口86
3.2 ModelSim仿真窗口综述88
3.3仿真环境的建立94
3.3.1 仿真库的命名95
3.3.2 仿真库文件的手动建立96
3.4一个简单的仿真示例97
3.4.1 在ModelSim环境下进行仿真97
3.4.2 在ISE集成环境中进行仿真100
3.5混合VHDL/Vrilog仿真102
3.6 ModelSim中的调试方法104
3.7使用批处理方式进行仿真107
3.8波形比较与WLF文件109
3.8.1 创建一个参考的数据集合109
3.8.3 进行波形比较110
3.8.2 修改源文件重新运行仿真110
3.9 SDF时序标注115
3.10仿真中的代码覆盖率116
3.11.1创建VCD文件118
3.11.2使用一个VCD文件重新进行仿真119
3.12问题与思考120
第4章 ISE中集成的综合工具121
4.1 新兴的高效综合工具——Synplify/SynplifyPro121
4.1.1 Synplify/SynplifyPro的功能与特点121
4.1.2 Synplify Pro的用户界面126
4.1.4 Synplify Pro的其他综合技巧146
4.2 Xilinx最早的合作伙伴——Synopsys综合工具158
4.2.1 设计流程159
4.2.2 FE综合优化过程161
4.2.3 FST操作说明170
4.3.1 XST综述173
4.3.2 XST综合属性设置173
4.3 Xilinx内嵌的综合工具——XST173
4.3.3 使用XST的综合流程178
4.4全局时钟与第二全局时钟资源182
4.4.1 全局时钟资源简介182
4.4.2 常用的与全局时钟资源相关的Xilinx器件原语182
4.4.3 Xilinx全局时钟资源的使用方法185
4.4.4 使用Xilinx全局时钟资源的注意事项186
4.4.5 第二全局时钟资源188
4.5小结189
4.6问题与思考189
第5章 约束191
5.1概述191
5.2时序约束193
5.2.1 周期约束（PERIOD约束）193
5.2.2 偏移约束（OFFSET约束）196
5.2.3 专门约束199
5.3.1 TNM约束202
5.3分组约束202
5.3.3 TIMEGRP约束205
5.3.2 TNM_NET约束205
5.3.4 TPTHRU约束206
5.3.5 TPSYNC约束206
5.4 约束编辑器——Constraints Editor207
5.4.1 Constraints Editor的用户界面207
5.4.2 附加全局约束208
5.4.3 附加端口约束210
5.4.4 附加分组约束和时序约束211
5.4.5 附加专用约束214
5.5 引脚与区域约束编辑器——PACE215
5.5.1 PACE的用户界面216
5.5.2 附加区域约束219
5.5.3 附加I/O引脚约束220
5.6约束文件221
5.6.1 约束文件的概念221
5.6.2 UCF、NCF文件的基本语法规则222
5.7小结224
5.8问题与思考224
第6章 辅助设计工具225
6.1 时序分析器——Timing Analyzer225
6.1.1 时序分析器的用户界面226
6.1.2 时序分析器的作用及设计流程227
6.1.3 基本时序路径228
7.1.2 XPower的用户界面234
6.1.4 时序分析器的使用方法236
6.2布局规划器——Floorplanner240
6.2.1 布局规划器的用户界面240
6.2.2 布局规划器的特点及作用242
6.2.3 布局规划设计流程243
6.2.4 设计示例246
6.3 FPGA底层编辑器——FPGA Editor251
6.3.2 FPGA底层编辑器的作用252
6.3.3 FPGA底层编辑器输入输出文件254
6.3.5 使用FPGA底层编辑器的预备知识255
6.3.4 FPGA底层编辑器的工作流程255
6.4小结262
6.5问题与思考262
第7章 XPower、iM PACT和ChipScope Pro263
7.1 XPower263
7.1.1 XPower综述263
7.1.3 用XPower分析功耗267
7.2.1 iMPACT综述269
7.2 iMPACT269
7.2.2 iMPACT的用户界面270
7.2.3 用iMPACT下载配置文件273
7.3 ChipScope Pro281
7.3.1 ChipScope Pro综述281
7.3.2 ChipScope Pro Core Inserter283
7.3.3 ChipScope Pro Analyzer289
7.4小结294
7.5问题与思考294
第8章 模块化设计方法295
8.1模块化设计方法的基本概念295
8.2模块化设计方法的设计流程296
8.2.1 Modular Design的设计输入与综合步骤297
8.2.2 Modular Design的实现步骤298
8.3模块化设计方法的注意事项与设计技巧302
8.3.1 Modular Design的目录管理302
8.3.2 Modular Design的常用约束303
8.3.3 Modular Design的设计规模与性能表现303
8.3.4 Modular Design的报告查看304
8.3.5 使用XFLOW自动进行模块化设计304
8.4模块化设计方法的设计实例306
8.5小结315
8.6问题与思考316
第9章 融会贯通——“运动计时表”设计317
9.1示例背景318
9.2多元混合设计输入方法319
9.2.1 新建工程“watch_sc”319
9.2.2 使用ECS绘制“cnt60”和“outs3”模块原理图320
9.2.3使用Core Generator生成“tenths”IP核326
9.2.4 使用StateCAD设计“stmach_v”状态机329
9.2.5 使用Architecture Wizard生成时钟管理模块“dcml”337
9.2.6 使用语言模板设计“hex21ed”和“decode”的HDL源代码339
9.2.7 使用ECS设计顶层原理图342
9.3测试激励与行为级功能仿真343
9.3.1 使用HDL Bencher生成测试激励344
9.3.2 调用ModelSim进行行为级功能仿真346
9.4 Synplify Pro和XST综合方法347
9.4.1 使用XST综合整个设计348
9.4.2 使用Synplify Pro的特色工具分析、优化设计350
9.5 设计用户约束文件与实现结果的分析356
9.5.1 使用Constraints Editor设计UCF文件356
9.5.2 使用PACE设计UCF359
9.5.3 实现步骤与实现结果分析361
9.6使用ModelSim进行布线后仿真366
9.7使用iMPACT配置FPGA/CPLD367
9.8小结372
9.9问题与思考372