计算机系统组成与体系结构PDF|Epub|txt|kindle电子书版本网盘下载

计算机系统组成与体系结构PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 数字逻辑与有限状态机3

第1章 数字逻辑基础3

1.1 布尔代数3

1.1.1 基本函数4

1.1.2 布尔函数的使用5

1.2 基本的组合逻辑9

1.3 更复杂的组合元件11

1.3.1 多路选择器11

1.3.2 译码器13

1.3.3 编码器14

1.3.4 比较器16

1.3.5 加法器和减法器18

1.3.6 存储器20

1.4 组合电路设计21

1.4.1 BCD码的7段译码器22

1.4.2 数据排序器24

1.5 基本时序元件25

1.6 更复杂的时序元件28

1.6.1 计数器28

1.6.2 移位寄存器30

1.7 实例：可编程逻辑设备31

1.8 总结33

1.9 习题34

第2章 介绍有限状态机37

2.1 状态图和状态表38

2.2 Mealy机和Moore机41

2.3 设计状态图41

2.3.1 模6计数器42

2.3.2 串检查器43

2.3.3 收费站控制器44

2.4 从状态图到实现48

2.4.1 状态赋值49

2.4.2 Mealy机和Moore机的实现50

2.4.3 产生次态51

2.4.4 产生系统输出55

2.4.5 一种可替代的设计58

2.4.6 八状态串检查器59

2.5 实例：实际考虑61

2.5.1 未使用状态61

2.5.2 异步设计63

2.5.3 状态机转换66

2.6 总结67

2.7 习题68

第二部分 计算机组成与体系结构75

第3章 指令集结构75

3.1 程序设计语言的级别76

3.1.1 语言种类76

3.1.2 编译和汇编程序76

3.2 汇编语言指令79

3.2.1 指令类型80

3.2.2 数据类型81

3.2.3 寻址方式82

3.2.4 指令格式84

3.3 指令集结构设计86

3.4 相对简单的指令集结构87

3.5 实例：8085微处理器指令集结构92

3.5.1 8085微处理器的寄存器组92

3.5.2 8085微处理器指令集93

3.5.3 一个简单的8085程序97

3.5.4 分析8085指令集结构98

3.6 总结99

3.7 习题99

第4章 介绍计算机组成102

4.1 基本的计算机组成102

4.1.1 系统总线103

4.1.2 指令周期104

4.2 CPU组成106

4.3 存储器子系统组成和接口107

4.3.1 存储器的种类107

4.3.2 芯片内部组成109

4.3.3 存储器子系统配置110

4.3.4 多字节数据组成114

4.3.5 基本功能的拓展115

4.4 I/O子系统组成和接口115

4.5 相对简单计算机117

4.6 实例：一台基于8085的计算机120

4.7 总结123

4.8 习题124

第5章 寄存器传送语言126

5.1 微操作和寄存器传送语言127

5.2 用RTL描述数字系统132

5.2.1 数字元件132

5.2.2 简单系统的描述与实现133

5.3 更复杂的数字系统和RTL136

5.3.1 模6计数器137

5.3.2 收费站控制器139

5.4 实例：VHDL-VHSIC硬件描述语言143

5.4.1 VHDL语法144

5.4.2 高层抽象的VHDL设计146

5.4.3 低层抽象的VHDL设计149

5.5 总结151

5.6 习题151

第6章 CPU设计154

6.1 CPU的设计规范154

6.2 非常简单CPU的设计与实现155

6.2.1 非常简单CPU的设计规范155

6.2.2 从存储器中取指令156

6.2.3 指令译码157

6.2.4 指令执行158

6.2.5 建立所需的数据通路160

6.2.6 非常简单ALU的设计163

6.2.7 用硬连线控制设计控制单元164

6.2.8 设计验证168

6.3 相对简单CPU的设计和实现169

6.3.1 相对简单CPU的规范169

6.3.2 取指令和指令译码171

6.3.3 执行指令172

6.3.4 创建数据通路176

6.3.5 相对简单ALU的设计179

6.3.6 用硬连线控制设计控制单元181

6.3.7 设计验证183

6.4 简单CPU的缺点183

6.4.1 更多的内部寄存器和高速缓存183

6.4.2 CPU内部的多总线184

6.4.3 指令流水线式处理185

6.4.4 更大的指令集186

6.5 实例：8085微处理器的内部结构187

6.4.5 子程序和中断187

6.6 总结189

6.7 习题189

第7章 微序列控制单元设计194

7.1 微序列控制器设计基础194

7.1.1 微序列控制器的操作194

7.1.2 微指令格式196

7.2 非常简单微序列控制器的设计和实现197

7.2.1 基本布局197

7.2.2 生成正确序列并设计映象逻辑198

7.2.3 用水平微代码生成微操作199

7.2.4 用垂直微代码生成微操作201

7.2.5 从微代码直接产生控制信号205

7.3 相对简单微序列控制器的设计和实现206

7.3.1 修改状态图206

7.3.2 设计顺序硬件和微代码207

7.3.3 用水平微代码完成设计210

7.4 减少微指令数212

7.4.1 微子程序212

7.4.2 微代码跳转215

7.5 微程序控制和硬连线控制的比较216

7.5.1 指令集的复杂度217

7.5.2 修改的容易度217

7.5.3 时钟速度217

7.6 实例：一个(大部分是)微代码的CPU:奔腾微处理器217

7.7 总结219

7.8 习题219

第8章 运算方法222

8.1 无符号表示法223

8.1.1 加法和减法223

8.1.2 乘法226

8.1.3 除法234

8.2 带符号表示法241

8.2.1 符号幅值表示法242

8.2.2 符号补码表示法246

8.3 BCD码(binary coded decimal)246

8.3.1 BCD码的格式247

8.3.2 加法和减法247

8.3.3 乘法和除法251

8.4 专用运算部件252

8.4.1 流水线253

8.4.2 查找表255

8.4.3 华莱士树256

8.5 浮点数259

8.5.1 数据格式260

8.5.2 数据性质260

8.5.3 加法和减法262

8.5.4 乘法和除法265

8.6 实例：IEEE 754浮点标准267

8.6.1 格式268

8.7 总结269

8.6.2 非规范数269

8.8 习题270

第9章 存储器结构273

9.1 存储器的层次结构273

9.2 cache存储器274

9.2.1 相联存储器274

9.2.2 相联映象的cache存储器276

9.2.3 直接映象的cache存储器278

9.2.4 组相联映象的cache存储器279

9.2.5 在cache中替换数据281

9.2.6 写数据到cache283

9.2.7 cache的性能284

9.3 虚拟存储器287

9.3.1 分页288

9.3.2 分段294

9.3.3 存储保护296

9.4.1 基本cache的扩展297

9.4 基本cache和虚拟存储器的扩展297

9.4.2 基本虚拟存储器的扩展298

9.5 实例：Pentium/Windows个人计算机上的内存管理299

9.6 总结300

9.7 习题300

第10章 输入输出结构305

10.1 异步数据传输305

10.1.1 源启动的数据传送306

10.1.2 目的启动的数据传送307

10.1.3 握手308

10.2 可编程I/O309

10.2.1 新指令313

10.2.2 新控制信号313

10.2.3 新状态和RTL代码313

10.2.4 修改CPU硬件以支持新指令314

10.3.1 CPU和I/O设备之间的数据传送315

10.2.5 确保其他指令正常工作315

10.3 中断315

10.3.2 中断类型317

10.3.3 中断处理317

10.3.4 中断硬件和优先级319

10.3.5 CPU内部中断实现323

10.4 直接存储器访问325

10.4.1 将直接存储器访问(DMA)纳入计算机系统325

10.4.2 DMA传输方式327

10.4.3 修改CPU使其与DMA共处328

10.5 I/O处理器329

10.6 串行通信332

10.6.1 串行通信原理332

10.6.2 通用异步收发器(UART)334

10.7 实例：串行通信标准336

10.7.1 RS-232-C标准336

10.7.2 通用串行总线标准337

10.8 总结338

10.9 习题339

第三部分 高级专题345

第11章 精简指令集计算345

11.1 RISC基本原理345

11.1.1 定长指令346

11.1.2 只有LOAD和STORE的指令访问存储器346

11.1.3 较少的寻址方式346

11.1.4 指令流水线346

11.1.5 大量的寄存器347

11.1.6 硬连线控制单元347

11.1.7 延时载入和分支347

11.1.8 指令的预测执行347

11.1.9 优化编译器348

11.1.10 分离指令和数据流348

11.2 RISC指令集348

11.3.1 指令流水线350

11.3 指令流水线和寄存器窗口350

11.3.2 寄存器窗口和重命名353

11.4 指令流水线冲突356

11.4.1 数据冲突356

11.4.2 分支冲突359

11.5 RISC与CISC的比较363

11.6 实例：Itanium微处理器363

11.7 小结365

11.8 习题366

第12章 介绍并行处理369

12.1 单处理机系统中的并行机制369

12.2 多处理机系统的组织结构372

12.2.1 弗林分类法372

12.2.2 系统拓扑结构373

12.2.3 MIMD系统的体系结构375

12.3 多处理机系统中的通信378

12.3.1 固定连接379

12.3.2 可重构连接380

12.3.3 多级互连网络(MIN)的路由384

12.4 多处理机系统中的存储器管理388

12.4.1 共享存储器388

12.4.2 Cache一致性390

12.5 多处理机操作系统和软件393

12.6 并行算法394

12.6.1 并行冒泡排序395

12.6.2 并行矩阵乘法396

12.7 其他的并行体系结构399

12.7.1 数据流计算399

12.7.2 脉动阵列403

12.7.3 神经网络406

12.8 小结406

12.9 习题407