图书介绍
基于QuartusⅡ的数字逻辑电路设计技术基础PDF|Epub|txt|kindle电子书版本网盘下载
- 王书志编著 著
- 出版社： 兰州大学出版社
- ISBN：
- 出版时间：2011
- 标注页数：161页
- 文件大小：36MB
- 文件页数：169页
- 主题词：
PDF下载
点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]
下载说明
基于QuartusⅡ的数字逻辑电路设计技术基础PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一章 Verilog HDL1
1.1 Verilog HDL概述1
1.2 Verilog HDL的基本知识3
1.3 Verilog HDL的模块3
1.4 Verilog HDL的运算符、数据类型及基本词法5
1.5 Verilog HDL的描述方式12
1.6 Verilog HDL的行为语句14
第二章 QuartusⅡ9.0的基本使用方法25
2.1 概述25
2.2 设计流程25
2.3 基本门电路设计51
第三章 组合逻辑电路设计60
3.1 编码器60
3.2 加法器63
3.3 数据选择器68
3.4 数据分配器70
3.5 译码器72
3.6 数据比较器79
第四章 触发器设计84
4.1 电平触发的RS触发器91
4.2 D触发器93
4.3 JK触发器95
第五章 时序逻辑电路设计101
5.1 异步二进制加法计数器105
5.2 同步二进制加法计数器（2，4，8，16分频器）108
5.3 寄存器110
5.4 锁存器114
5.5 二十九进制计数器117
5.6 一百进制计数器119
5.7 序列信号发生器122
第六章 综合逻辑电路设计125
6.1 函数发生器125
6.2 照明控制电路129
6.3 正弦波发生器131
6.4 简易数字电子钟135
6.5 多波形发生器138
附录154
参考文献161