基于Quartus 的FPGA/CPLD数字系统设计实例PDF|Epub|txt|kindle电子书版本网盘下载

基于Quartus 的FPGA/CPLD数字系统设计实例PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Altera Quartus Ⅱ开发流程1

1.1 Quartus Ⅱ软件综述2

1.1.1 Quartus Ⅱ软件的特点及支持的器件2

1.1.2 Quartus Ⅱ软件的集成工具及其功能简介3

1.1.3 Quartus Ⅱ软件的用户界面5

1.2 设计输入8

1.2.1 设计输入方式8

1.2.2 设计方法9

1.3 约束输入9

1.3.1 使用分配编辑器（Assignments Editor）10

1.3.2 使用引脚规划器（Pin Planner）13

1.3.3 使用Settings对话框14

1.4 综合17

1.4.1 使用Quartus Ⅱ软件集成综合17

1.4.2 控制综合18

1.4.3 第三方综合工具21

1.5 布局布线21

1.5.1 设置布局布线参数21

1.5.2 反向标注分配24

1.6 仿真25

1.6.1 指定仿真器设置26

1.6.2 建立矢量源文件27

1.6.3 第三方仿真工具31

1.7 编程与配置31

1.7.1 建立编程文件32

1.7.2 器件编程和配置34

第2章 Altera Quartus Ⅱ的使用39

2.1 原理图和图表模块编辑40

2.1.1 内附逻辑函数40

2.1.2 编辑规则42

2.1.3 原理图和图表模块编辑工具44

2.1.4 原理图编辑流程45

2.2 文本编辑69

2.3 混合编辑（自底向上）89

2.4 混合编辑（自顶向下）96

第3章 门电路设计范例105

3.1 与非门电路106

3.2 或非门电路108

3.3 异或门电路111

3.4 三态门电路113

3.5 单向总线缓冲器115

3.6 双向总线缓冲器117

第4章 组合逻辑电路设计范例119

4.1 编码器120

4.1.1 8线-3线编码器120

4.1.2 8线-3线优先编码器122

4.2 译码器126

4.2.1 3线-8线译码器126

4.2.2 BCD-7段显示译码器129

4.3 数据选择器131

4.3.1 4选1数据选择器132

4.3.2 8选1数据选择器134

4.4 数据分配器136

4.5 数值比较器138

4.6 加法器140

4.6.1 半加器140

4.6.2 全加器142

4.6.3 4位全加器144

4.7 减法器146

4.7.1 半减器146

4.7.2 全减器148

4.7.3 4位全减器150

第5章 触发器设计范例153

5.1 RS触发器154

5.2 JK触发器156

5.3 D触发器158

5.4 T触发器160

第6章 时序逻辑电路设计范例163

6.1 同步计数器164

6.1.1 同步4位二进制计数器164

6.1.2 同步二十四进制计数器166

6.2 异步计数器169

6.3 减法计数器172

6.4 可逆计数器174

6.5 可变模计数器177

6.5.1 无置数端的可变模计数器177

6.5.2 有置数端的可变模计数器179

6.6 寄存器180

6.7 锁存器183

6.8 移位寄存器186

6.8.1 双向移位寄存器186

6.8.2 串入／串出移位寄存器188

6.8.3 串入／并出移位寄存器190

6.8.4 并入／串出移位寄存器192

6.9 顺序脉冲发生器194

6.10 序列信号发生器196

6.11 分频器198

6.11.1 偶数分频器198

6.11.2 奇数分频器203

6.11.3 半整数分频器212

第7章 存储器设计范例215

7.1 只读存储器（ROM）216

7.2 随机存储器（RAM）217

7.3 堆栈220

7.4 FIFO224

第8章 数字系统设计范例227

8.1 跑马灯设计228

8.2 8位数码扫描显示电路设计231

8.3 4×4键盘扫描电路设计234

8.4 数字频率计239

8.5 乒乓球游戏机242

8.6 交通控制器250

8.7 数字钟258

8.8 自动售货机266

8.9 出租车计费器275

8.10 电梯控制器284

第9章 可参数化宏模块及IP核的使用297

9.1 ROM、RAM、FIFO的使用298

9.1.1 ROM的使用298

9.1.2 RAM的过程使用305

9.1.3 FIFO的使用306

9.2 乘法器、锁相环的使用309

9.2.1 乘法器的使用309

9.2.2 锁相环的使用312

9.3 正弦波信号发生器315

9.4 NCO IP核的使用317

第10章 DSP Builder设计范例325

10.1 DSP Builder简介及使用方法326

10.2 伪随机序列发生器329

10.3 DDS337

10.4 ASK、FSK调制器344

10.4.1 ASK（Amplitude Shift Keying）调制器344

10.4.2 FSK（Frequency Shift Keying）调制器348

第11章 基于FPGA的射频热疗系统的设计353

11.1 肿瘤热疗的生物学与物理学技术概论354

11.1.1 热疗的生物学方面354

11.1.2 热疗的物理技术方面355

11.2 温度场特性的仿真357

11.3 射频热疗系统设计357

11.4 系统硬件电路设计358

11.4.1 硬件整体结构358

11.4.2 高精度数字温度传感器DS18B20359

11.4.3 ACEX 1K系列的FPGA器件的特点364

11.4.4 ACEX 1K器件的配置电路设计365

11.4.5 电源电路367

11.4.6 驱动电路设计367

11.5 软件实现370

11.5.1 系统软件设计电路图370

11.5.2 温度测量模块372

11.5.3 指定温度设置模块378

11.5.4 控制算法的选择及设计381

11.5.5 信号调制394

11.5.6 温度显示模块394

11.5.7 分频模块399

11.6 温度场测量与控制的实验401

11.6.1 实验材料及方法401

11.6.2 实验结果402

11.6.3 实验结果分析405

11.7 结论405

第12章 基于FPGA的直流电动机伺服系统的设计407

12.1 电机控制发展情况408

12.1.1 功率半导体器件的发展408

12.1.2 电机控制器的发展408

12.2 系统控制原理409

12.2.1 电机调速控制原理409

12.2.2 PWM控制原理409

12.2.3 三环控制原理410

12.3 算法设计411

12.3.1 电机模型的建立411

12.3.2 模糊算法411

12.3.3 比例算法411

12.3.4 前馈算法412

12.3.5 系统模型的建立412

12.4 系统硬件设计原理413

12.4.1 硬件电路结构框图413

12.4.2 FPGA控制器414

12.4.3 数据采集电路415

12.4.4 隔离电路416

12.4.5 驱动电路417

12.4.6 硬件PWM波生成电路419

12.4.7 JTAG接口电路420

12.4.8 电流传感器电路420

12.4.9 电源滤波电路420

12.5 系统软件设计原理421

12.5.1 系统软件设计电路图422

12.5.2 AD1674控制模块423

12.5.3 ADC0809控制模块424

12.5.4 反馈控制模块426

12.5.5 前馈控制模块428

12.5.6 前馈和反馈量求和模块429

12.5.7 过流控制模块430

12.5.8 PWM波生成模块431

12.5.9 分频模块432

12.6 系统调试及结果分析434

12.6.1 硬件调试434

12.6.2 可靠性、维修性、安全性分析435

12.6.3 软件调试435

12.7 结论439

附录A 可编程数字开发系统简介441

参考文献451