Cadence高速电路板设计与仿真 第2版PDF|Epub|txt|kindle电子书版本网盘下载

Cadence高速电路板设计与仿真 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　Cadence Allegro SPB 15.7简介1

1.1　概述2

1.2　功能特点2

1.2.1　功能模块2

1.2.2　特有功能4

1.3　设计流程4

1.3.1　前处理5

1.3.2　中处理5

1.3.3　后处理6

1.4　Cadence Allegro SPB 15.7新功能介绍6

1.4.1　平面层新功能6

1.4.2　ROOM新增的3个参数8

1.4.3　使用ALT_SYMBOLS_HARD属性来限制元器件布局9

1.4.4　动态Shape9

1.4.5　保持过孔的网络属性9

1.4.6　设定自动保存的文件数量10

1.4.7　分析功能10

1.4.8　Soldermask的检查10

1.4.9　Backdrilling功能11

1.4.10　NC Drill支持Build-up技术14

1.4.11　NC Ledgend增强14

1.4.12　Artwork新功能15

1.4.13　新命令16

1.4.14　OrCAD Layout设计转换为Allegro PCB Editor设计16

第2章　Capture原理图设计工作平台17

2.1　Design Entry CIS软件功能介绍18

2.2　原理图工作环境18

2.3　设置图纸参数19

2.3.1　设置颜色20

2.3.2　设置格点属性21

2.3.3　杂项的设置22

2.3.4　设置其他参数22

2.4　设置设计模板23

2.4.1 字体设置23

2.4.2　标题栏（Title Block）设置24

2.4.3　页面尺寸（Page Size）设置24

2.4.4　格点参数（Grid Reference）设置25

2.4.5　设置层次图参数26

2.4.6　设置SDT兼容性27

2.5　设置打印属性27

第3章　制作元件及创建元件库31

3.1　创建单个元件32

3.1.1　直接新建元件33

3.1.2　用电子表格新建元件41

3.2　创建复合封装元件44

3.2.1　创建U?A44

3.2.2　创建U?B、U?C和U?D45

3.3　大元件的分割46

3.4　创建其他元件47

习题48

第4章　创建新设计49

4.1　原理图设计规范50

4.2　Capture基本名词术语50

4.3　建立新项目52

4.4　放置元件53

4.4.1　放置基本元件54

4.4.2　对元件的基本操作56

4.4.3　放置电源和接地符号57

4.4.4　完成元件放置58

4.5　创建分级模块59

4.5.1　创建简单层次式电路59

4.5.2　创建复合层次式电路65

4.6　修改元件序号与元件值68

4.7　连接电路图69

4.7.1　导线的连接69

4.7.2　总线的连接70

4.7.3　线路示意72

4.8　标题栏的处理74

4.9　添加文本和图像75

4.10　建立压缩文档76

4.11　平坦式和层次式电路图设计77

4.11.1 平坦式和层次式电路特点77

4.11.2　电路图的连接79

习题80

第5章 PCB设计预处理83

5.1　编辑元件的属性84

5.1.1　编辑元件属性的两种方法84

5.1.2　指定元件封装86

5.1.3　参数整体赋值86

5.1.4　分类属性编辑88

5.1.5　定义ROOM属性89

5.1.6　定义按页摆放属性90

5.2　Capture到Allegro PCB Editor的信号属性分配93

5.2.1　为网络分配PROPAGATION_DELAY属性94

5.2.2 为网络分配RELATIVE_PROPAGATION_DELAY属性96

5.2.3 为网络分配RATSNEST_SCHEDULE属性97

5.2.4　输出新增属性98

5.3　建立差分对98

5.3.1 为两个Flat网络建立差分对（手动建立差分对）98

5.3.2　为一个设计中多对Flat网络同时建立差分对（自动建立差分对）100

5.4　Capture中总线（Bus）的应用101

5.4.1　平坦式电路图设计中总线的应用101

5.4.2　层次式电路图设计中总线的应用105

5.5　原理图绘制后续处理109

5.5.1　设计规则检查109

5.5.2　为元件自动编号114

5.5.3　回注（Back Annotation）115

5.5.4 自动更新元件或网络的属性116

5.5.5　生成网络表117

5.5.6　生成元件清单120

5.5.7　属性参数的输出／输入122

习题124

第6章　Allegro的属性设置125

6.1　Allegro的界面介绍126

6.2　设置工具栏132

6.3　定制Allegro环境133

6.3.1　设定绘图参数134

6.3.2　设置文字尺寸140

6.3.3　设置格点141

6.3.4　设置Subclasses选项141

6.3.5　设置B/B Via142

6.3.6　电路板的预览功能144

6.3.7　打印设置144

6.3.8　设置自动保存功能146

6.4　编辑窗口控制147

6.4.1 鼠标按键功能147

6.4.2　画面控制147

6.4.3 使用Strokes148

6.4.4　设置快捷键150

6.4.5　控制面板位置设置151

6.4.6　定义和运行脚本151

习题156

第7章　集成电路封装的制作157

7.1　基本概念158

7.2　集成电路封装（IC）的制作159

7.2.1　利用向导制作DIP24封装159

7.2.2　手工制作SOIC20封装172

第8章　连接器和分立元件封装的制作181

8.1　连接器（IO）封装的制作182

8.1.1　标准热风焊盘的制作182

8.1.2　非标准热风焊盘的制作183

8.1.3　制作焊盘185

8.1.4　制作DIN64的封装189

8.2　分立元件（DISCRETE）封装的制作195

8.2.1　贴片的分立元件封装的制作195

8.2.2　直插的分立元件封装的制作201

习题205

第9章　电路板的建立207

9.1　建立电路板208

9.1.1　使用电路板向导（Board Wizard）建立电路板208

9.1.2　手工建立电路板213

9.1.3　建立电路板机械符号218

9.1.4　建立Demo设计文件226

9.2　输入网络表232

习题235

第10章　设置设计规则237

10.1　设置标准设计规则238

10.2　设置扩展设计规则239

10.2.1　间距规则设置239

10.2.2　物理规则设置243

10.3 设定设计约束（Design Constraints）245

10.4　设置元件属性246

10.4.1　为元件添加属性246

10.4.2　为元件添加FIXED属性247

10.4.3　为元件添加Room属性247

10.4.4　为网络添加属性249

10.4.5　显示属性和元素249

10.4.6　删除属性251

习题252

第11章　布局253

11.1　规划电路板255

11.1.1　设置格点255

11.1.2　添加ROOM255

11.1.3　为预摆放封装分配元件序号258

11.2　手工摆放元件259

11.2.1　按照元件序号摆放259

11.2.2　高亮GND和VCC网络260

11.2.3　改变元件默认方向261

11.2.4　移动元件262

11.3　快速摆放元件263

11.3.1　快速摆放元件到分配的Room中263

11.3.2　快速摆放剩余的器件265

11.3.3　产生报告267

习题271

第12章　高级布局273

12.1　显示飞线274

12.2　交换275

12.2.1　功能交换275

12.2.2　管脚交换277

12.2.3　元件交换278

12.2.4　自动交换279

12.3　使用ALT_SYMBOLS属性摆放280

12.4　按Capture原理图页进行摆放282

12.5　原理图与Allegro交互摆放286

12.5.1　原理图与Allegro交互设置方法286

12.5.2　Capture和Allegro交互选择286

12.5.3　Capture与Allegro交互高亮和反高亮元件287

12.5.4　Capture与Allegro交互高亮和反高亮网络289

12.6 自动布局291

12.6.1　设置布局的网格291

12.6.2　设置元件进行自动布局的属性293

12.6.3　元件的自动布局294

习题297

第13章　铺铜299

13.1　基本概念300

13.1.1　正片和负片300

13.1.2　动态铜箔和静态铜箔301

13.2　为平面层建立Shape302

13.2.1　显示平面层302

13.2.2　为VCC电源层建立Shape302

13.2.3　为GND地层建立Shape303

13.3　分割平面304

13.3.1　使用Anti Etch分割平面304

13.3.2　使用添加多边形的方法分割平面307

13.4　分割复杂平面318

13.4.1　定义复杂平面并输出底片318

13.4.2　添加负平面Shape并进行负平面孤铜检查320

习题322

第14章　布线323

14.1　布线的基本原则324

14.2　布线的相关命令325

14.3　定义布线的格点325

14.4　手工布线327

14.4.1　添加连接线327

14.4.2　删除布线328

14.4.3　添加过孔329

14.4.4　使用Bubble选项布线331

14.5　扇出（Fanout By Pick）331

14.6　群组布线333

14.7　自动布线的准备工作335

14.7.1 浏览前面的设计过程中定义的规则335

14.7.2　在指定层布地址线的规则设置336

14.7.3　设定电气规则338

14.7.4　设置特殊规则区域341

14.8 自动布线344

14.8.1　使用Auto Router自动布线344

14.8.2　使用CCT布线器自动布线351

14.8.3　对指定网络或元件布线（Route Net(s)by Pick）354

14.9　控制并编辑线356

14.9.1　控制线的长度356

14.9.2　差分布线364

14.9.3　高速网络布线377

14.9.4　45°角布线调整（Miter By Pick）380

14.9.5　改善布线的连接382

14.10　优化布线（Gloss）387

14.10.1 固定关键网络387

14.10.2　Gloss参数设置388

14.10.3　添加和删除泪滴390

14.10.4　自定义平滑（Custom Smooth）布线391

习题393

第15章 后处理395

15.1　重命名元件序号396

15.1.1 自动重命名元件序号396

15.1.2　手动重命名元件序号399

15.2　文字面调整399

15.2.1　修改文字面字体大小399

15.2.2　改变文字的位置和角度400

15.2.3　调整Room的字体401

15.3　回注（Back Annotation）402

习题404

第16章　加入测试点405

16.1　产生测试点406

16.1.1 自动加入测试点406

16.1.2　建立测试夹具的钻孔文件410

16.2　修改测试点411

16.2.1　手动添加测试点411

16.2.2　手动删除测试点412

16.2.3　交换测试点413

16.2.4　重新产生log文件、钻孔数据和报告413

16.2.5　建立测试夹具415

习题416

第17章　电路板加工前的准备工作417

17.1　建立丝印层418

17.1.1　设置层面颜色和可视性418

17.1.2　自动添加丝印层418

17.2　建立报告421

17.3　建立Artwork文件422

17.3.1　设置加工文件参数424

17.3.2　设置底片控制文件427

17.3.3　建立Assembly底片文件428

17.3.4　建立Soldermask底片文件430

17.3.5　建立Pastemask底片文件433

17.3.6　运行DRC检查435

17.4　建立钻孔图435

17.4.1　颜色与可视性设置435

17.4.2　建立钻孔符号和图例436

17.5　建立钻孔文件438

17.6　输出底片文件440

17.6.1　建立钻孔图例的底片文件440

17.6.2　输出底片文件442

17.7　浏览Gerber文件443

17.7.1　为底片建立一个新的Subclass443

17.7.2　加载Artwork文件到PCB编辑器444

第18章　Allegro其他高级功能447

18.1　设置过孔的焊盘448

18.2　更新元件封装符号449

18.3　Net和Xnet450

18.4　技术文件的处理451

18.4.1　输出技术文件451

18.4.2　输入技术文件到新设计中452

18.4.3　比较技术文件454

18.5　设计重用456

18.6　DFA检查463

18.7　修改env文件465

18.8　Skill的程序安装及功能说明466

18.8.1　Skill程序安装466

18.8.2　Skill功能说明468

习题469

第19章　高速PCB设计知识471

19.1　高速PCB的基本概念472

19.1.1 电子系统设计所面临的挑战472

19.1.2　高速电路的定义472

19.1.3　高速信号的确定472

19.1.4　传输线473

19.1.5　传输线效应473

19.2　PCB设计前的准备工作474

19.2.1　设计前的准备工作474

19.2.2　电路板的层叠474

19.2.3　串扰和阻抗控制475

19.2.4　重要的高速结点475

19.2.5　技术选择475

19.2.6　预布线阶段475

19.2.7　避免传输线效应的方法476

19.3　高速PCB布线478

19.3.1 高速PCB信号线的布线基本原则478

19.3.2　地线设计478

19.4　布线后信号完整性仿真479

19.4.1　布线后信号完整性仿真的意义479

19.4.2　模型的选择479

19.5　提高抗电磁干扰能力的措施479

19.5.1　需要特别注意抗电磁干扰的系统479

19.5.2　应采取的抗干扰措施480

19.6　测试与比较481

第20章　仿真前的准备工作483

20.1　IBIS模型484

20.1.1　IBIS模型与SPICE模型的特点484

20.1.2　IBIS模型的物理描述485

20.2　验证IBIS模型486

20.2.1　浏览解析的IBIS文件结果486

20.2.2　在Model Integrity中仿真IOCell模型492

20.2.3　使用IBIS to DML转换器493

20.2.4　浏览DML文件的错误和警告信息494

20.2.5　使用Espice to Spice转换器495

20.3　预布局499

20.4 电路板设置要求（Setup Advisor）503

20.4.1　叠层设置503

20.4.2　设置DC电压值506

20.4.3　器件设置（Device Setup）507

20.4.4　SI模型分配509

20.4.5　SI检查（SI Audit）516

20.5　基本的PCB SI功能517

20.5.1　设置显示内容517

20.5.2　显示网络飞线518

20.5.3　确定HA3网络的元件518

20.5.4　摆放元件于板框内519

习题520

第21章　约束驱动布局521

21.1　预布局拓扑提取和仿真522

21.1.1　预布局拓扑提取的设置522

21.1.2　预布局拓扑提取分析524

21.1.3　执行反射仿真528

21.1.4　反射仿真测量534

21.2　前仿真时序546

21.2.1　时序信号简介546

21.2.2　时序计算550

21.2.3　运行参数扫描553

21.2.4　为拓扑添加约束560

21.2.5　分析拓扑约束565

21.3　模板应用和约束驱动布局567

21.3.1　为串扰仿真建立拓扑569

21.3.2　执行串扰仿真581

21.3.3　应用电气约束规则586

21.3.4　解决DRC错误590

习题595

第22章　约束驱动布线597

22.1　手工布线598

22.1.1 手工为HA4网络布线598

22.1.2　布线后调整606

22.2 自动布线608

22.2.1 为HA4和HA9网络自动布线608

22.2.2　检查已布线的网络611

22.2.3 使用Automatic Router自动布线619

22.3　分析布线网络的拓扑621

22.3.1　设置分析参数621

22.3.2　仿真分析625

习题630

第23章　后布线DRC分析631

23.1　更新拓扑模板632

23.1.1 获取DRC错误信息632

23.1.2　修改模板的参数634

23.1.3　更新拓扑638

23.2　后仿真640

23.2.1 反射仿真640

23.2.2　综合仿真648

23.2.3　串扰仿真650

23.2.4 Simultaneous Switching Noise仿真653

23.3　多板仿真665

23.3.1　多板建模665

23.3.2　使用DesignLink分析反射671

习题676

第24章　差分对设计677

24.1　建立差分对678

24.1.1　手工建立差分对678

24.1.2　自动建立差分对679

24.2　仿真前准备工作681

24.2.1　阻抗控制681

24.2.2　分配器件模型686

24.3　仿真差分对691

24.3.1　提取差分对拓扑691

24.3.2　分析差分对网络694

24.4　差分对约束705

24.4.1　设置差分对约束705

24.4.2　应用差分对约束706

24.5　差分对布线708

24.6　后布线分析711

习题715

附录A　User Preferences设置717

附录B　DRC错误代码735

B.1　单一字符的错误代码735

B.2　双字符的错误代码736

参考文献739