CPLD/FPGA的开发与应用PDF|Epub|txt|kindle电子书版本网盘下载

CPLD/FPGA的开发与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程ASIC与EDA技术1

1．1 电子系统设计与ASIC技术1

1．1．1 电子系统的设计方法1

1．1．2 ASIC的特点及其设计流程3

1．1．3 ASIC不同设计方法的特点5

1．2 EDA技术的基本特征和工具7

1．2．1 EDA技术的范畴7

1．2．2 EDA技术的基本特征8

1．2．3 EDA的基本工具9

1．3 可编程ASIC及其特点12

1．3．1 可编程ASIC简介12

1．3．2 可编程ASIC的主要特点13

1．3．3 可编程ASIC的发展趋势14

第2章 Xilinx CPLD系列器件17

2．1 简介17

2．1．1 XC9500系列CPLD器件17

2．1．2 XPLA系列CPLD器件19

2．2 XC9500系列器件的结构20

2．2．1 功能块21

2．2．2 宏单元22

2．2．3 乘积项分配器23

2．2．4 FastCONNECT开关矩阵25

2．2．5 输入输出块25

2．2．6 持续性27

2．2．7 低功率模式27

2．2．8 加电特性27

2．3 XPLA系列器件的结构28

2．3．1 逻辑块28

2．3．2 宏单元30

2．3．3 输入输出单元31

2．3．4 简单时序模型31

2．3．5 摆率控制32

2．4 Xilinx CPLD器件的命名32

第3章 Xilinx FPGA系列器件33

3．1 简介33

3．1．1 XC4000/Spartan系列器件33

3．1．2 Virtex/Virtex-E系列器件35

3．2 Spartan系列器件的结构37

3．2．1 可配置逻辑块（CLB）38

3．2．2 输入输出块（IOB）41

3．2．3 快速进位逻辑43

3．3 Spartan系列FPGA器件的配置43

3．3．1 分布式RAM43

3．3．2 配置和测试46

3．4 Virtex系列FPGA器件的结构51

3．4．1 Virtex阵列52

3．4．2 输入输出块（IOB）53

3．4．3 可配置逻辑块（CLB）54

3．4．4 时钟分布57

第4章 CPLD/FPGA的边界扫描测试58

4．1 引言58

4．2 IEEE1149.1边界扫描测试的结构59

4．3 JTAG BST操作控制60

4．3．1 抽样/预加载（SAMPLE/PRELOAD）指令模式63

4．3．2 外测试（EXTEST）指令模式64

4．3．3 旁路（BYPASS）指令模式66

4．3．4 用户码（USRCODE）指令模式66

4．3．5 ID码（IDCODE）指令模式66

4．4 Xilinx器件的边界扫描67

4．4．1 数据寄存器(Data Register)68

4．4．2 指令集(Instruction Set)68

4．4．3 位顺序(Bit Sequence)70

4．4．4 在设计中插入边界扫描70

4．5 边界扫描描述语言（BSDL）72

4．6 Xilinx器件下载72

4．6．1 MultiLINX下载电缆73

4．6．2 Xchecker下载电缆75

4．6．3 并行下载电缆75

4．7 Altera与Lattice公司CPLD下载电路77

第5章 Xilinx Foundation应用基础79

5．1 Xilinx Foundation简介79

5．2 安装Xilinx Foundation79

5．2．1 系统需求79

5．2．2 安装与卸载79

5．2．3 授权文件（LICENSE.DAT）80

5．3 Foundation应用入门81

5．3．1 工具栏81

5．3．2 菜单命令82

5．4 Foundation设计流程86

5．4．1 原理图方式设计流程87

5．4．2 HDL方式设计流程88

5．5 设计实例91

5．5．1 HDL流程方式设计向导91

5．5．2 原理图流程方式设计向导97

第6章 Foundation高级应用99

6．1 设计输入99

6．1．1 HDL（硬件描述语言）输入方式99

6．1．2 FSM（状态机）输入方式105

6．1．3 Schematic（原理图）输入方式107

6．2 功能仿真和时序仿真112

6．2．1 功能仿真113

6．2．2 时序仿真118

6．3 LogiBLOX的应用119

6．4 引脚锁定与器件下载编程122

6．4．1 引脚锁定122

6．4．2 CPLD器件的编程下载124

第7章 VHDL语言简介127

7．1 概述127

7．2 VHDL语言的基本结构127

7．2．1 VHDL语言基本单元及其构成127

7．2．2 VHDL语言构造体的字结构描述131

7．2．3 包集合、库及配置137

7．2．4 VHDL的常用语句140

7．3 VHDL语言的数据类型及运算操作符145

7．3．1 VHDL语言的客体及其分类145

7．3．2 VHDL语言的数据类型146

7．3．3 VHDL语言的运算操作符150

7．4 常用电路的VHDL描述153

第8章 CPLD/FPGA在数字系统设计中的应用157

8．1 半整数分频器157

8．1．1 小数分频的基本原理157

8．1．2 电路组成157

8．1．3 VHDL程序158

8．1．4 仿真波形159

8．2 MIDI音乐发生器160

8．2．1 音名与频率的关系160

8．2．2 音长的控制161

8．2．3 演奏时音名的动态显示161

8．2．4 Verilog HDL程序162

8．2．5 下载验证165

8．3 实用多功能电子表166

8．3．1 功能描述166

8．3．2 电路组成167

8．3．3 Verilog HDL程序169

8．3．4 下载验证175

8．4 实用交通灯176

8．4．1 引脚定义176

8．4．2 内部结构177

8．4．3 VHDL程序177

8．4．4 设计说明184

8．4．5 仿真波形184

8．5 实用电梯控制器186

8．5．1 外部接口186

8．5．2 内部结构186

8．5．3 VHDL程序187

8．5．4 设计说明190

第9章 CPLD/FPGA在通信领域的应用192

9．1 2FSK/2PSK信号产生器192

9．1．1 2FSK基本原理192

9．1．2 2FSK信号产生器193

9．1．3 2FSK/2PSK信号产生器195

9．1．4 VHDL程序197

9．1．5 仿真波形201

9．2 位同步信号的提取202

9．2．1 微分整流型数字锁相位同步法原理202

9．2．2 CPLD器件实现位同步的基本原理203

9．2．3 性能改进204

9．2．4 外部接口205

9．2．5 VHDL程序205

9．3 循环冗余校验（CRC）208

9．3．1 基本原理208

9．3．2 外部接口209

9．3．3 内部结构209

9．3．4 Verilog HDL程序210

9．3．5 程序说明212

9．3．6 仿真波形213

9．4 PCM采编器213

9．4．1 基本原理214

9．4．2 PCM采编器的实现214

9．4．3 VHDL程序215

9．4．4 仿真波形217

9．5 Gold码产生器218

9．5．1 DS-SS系统中的PN序列219

9．5．2 LFSR的实现结构220

9．5．3 Gold码产生器221

9．5．4 VHDL程序222

9．6 CDMA 匹配滤波器225

9．6．1 匹配滤波器原理225

9．6．2 简单匹配滤波器的结构226

9．6．3 倒置型FIR滤波器228

9．6．4 并行匹配滤波器229

9．6．5 折叠滤波器230

9．6．6 VHDL程序231

第10章 CPLD/FPGA在DSP领域的应用236

10．1 快速加法器的设计236

10．1．1 串联加法器与并行加法器236

10．1．2流水线结构237

10．1．3 流水线加法器238

10．1．4 Verilog HDL程序239

10．1．5 性能对比240

10．2 快速乘法器的设计240

10．2．1 硬件乘法器的基本原理240

10．2．2 一种实用的硬件乘法器242

10．2．3 VHDL程序243

10．2．4 性能分析247

10．3 图像解码中IDCT变换的实现247

10．3．1 DCT/IDCT的基本原理247

10．3．2 二维IDCT的FPGA实现248

10．3．3 Verilog HDL程序250

10．3．4 实现结果264

第11章 CPLD/FPGA在微机系统领域的应用265

11．1 存储器设计265

11．1．1 静态随机存储器SRAM265

11．1．2 堆栈267

11．2 PS/2键盘接口逻辑设计269

11．3 MCS-51单片机与CPLD/FPGA接口逻辑设计271

11．3．1 总线方式271

11．3．2 独立方式272

11．4 VGA显示器彩条信号发生器276

11．4．1 VGA显示器的基本原理276

11．4．2 VHDL程序277

11．4．3 适配下载验证279

11．5 RS232通信方式控制电子琴280

11．5．1 基本原理280

11．5．2 VHDL程序280

11．5．3 适配下载验证285

11．6 可编程8255并行I/O接口芯片的设计286

11．6．1 8255芯片外部接口286

11．6．2 8255芯片内部结构287

11．6．3 8255控制字及工作方式287

11．6．4 VHDL程序289

附录 GW48型EDA实验开发系统使用介绍298

A．GW48-CK教学实验系统使用介绍298

B．实验电路结构图302

C． GW48系统结构图信号名与芯片引脚对照表312

参考文献315